本项目完成的是基于中国“数字电视地面广播传输系统帧结构、信道编码和调制”国家标准的发射端系统FPGA设计与实现。在本设计中，系统采用了Stratix系列的EP1S80F1020C5 FPGA为基础构建的主硬件处理平台。对于发射端系统，数据处理部分的扰码器(随机化)、前向纠错编码(FEC)、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理(OFDM调制)、同步PN头插入、以及信号成形4倍插值滚降滤波器(SRRC)等各模块都是基于FPGA硬件设计实现的。其中关键技术：TDS-OFDM技术及其和绝对时间同步的复帧结构、信号帧的头和帧体保护技术、低密度校验纠错码(LDPC)等，体现了国标的自主创新特点，为数字电视领域首次采用。其硬件实现，亦尚未有具体产品参考。 本文首先介绍了当今国内外数字电视的发展现状，中国数字电视地面广播传输国家标准的颁布背景。并对国标系统技术原理框架，发端系统的整体结构以及FPGA设计的相关知识进行了简要介绍。在此基础上，第三章重点、详细地介绍了基于FPGA实现的发射端系统各主要功能模块的具体结构设计，论述了系统中各功能模块的FPGA设计和实现，包括设计方案、算法和结构的选取、FPGA实现、仿真分析等。第四章介绍了对整个系统的级连调试过程中，对系统结构进行的优化调整，并对级连后的整个系统的性能进行了仿真、分析和验证。作者在项目中完成的工作主要有： 1.阅读相关资料，了解并分析国标系统的技术结构和原理，分解其功能模块。 2.制定了基于国标的发端系统FPGA实现的框架及各模块的接口定义。 3.调整和改进了3780点IFFT OFDM调制模块及滚降滤波器模块的FPGA设计并验证。 4.完成了扰码器、前向纠错编码、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理、同步PN头插入、以及信号成形4倍插值滚降滤波器等功能模块的FPGA设计和验证。 5.在系统级连调试中，利用各模块数据结构特点，优化系统模块结构。 6.完成了整个发射端系统FPGA部分的调试、分析和验证。
上传时间： 2013-04-24
上传用户：zzbbqq99n
随着电力电子技术、微处理器技术、控制理论及永磁材料等技术的快速发展，以永磁同步电机作为控制对象的传动领域得到了越来越广泛的关注，随着FPGA的技术的普及和广泛应用，使得各种先进的控制算法得以实现，于是数字化、智能化的永磁交流控制器成为必然的发展趋势和当前的研究热点。本文的主要工作就是围绕数字化的永磁同步电机控制器研究来展开。首先深入研究了永磁同步电机的数学建模方法及电机控制策略问题。在对永磁同步电机的数学模型进行了推导的基础上，在PSIM仿真软件中建立了永磁同步电机的电机模型，提出了一种永磁同步电机传统控制系统仿真建模的新方法。其次对常用的数字脉宽调制方法进行了数学推导，并对滑模控制理论和矢量控制进行了深入的研究分析，将滑模变结构控制应用于永磁同步电机的调速系统中，改善了传统PI控制器参数整定繁琐、系统鲁棒性差的缺点，仿真结果验证了该系统设计方案的优越性。最后在永磁同步电机建模仿真的基础上，根据永磁同步电机控制器的设计要求及FPGA的特点，提出永磁同步电机控制器的的设计方案。按照FPGA模块化设计思想，将整个系统进行了合理的划分，分别对SVPWM、Park变换、SMC、反馈速度测量等重要模块的FPGA硬件实现算法进行了深入的研究。各模块在Modelsim平台上完成功能仿真后并下载到Spartan-3E开发板上完成硬件验证，验证结果表明：永磁同步电机在低速和高速时都能稳定运行，从而证实了本设计方案的可行性。
上传时间： 2013-04-24
上传用户：wff
随着数字图像处理技术的发展，图像处理系统在日常生活、工业、军事和医疗方面等许多领域得到了广泛的应用。 本论文围绕视频图像处理器的设计以及图像增强算法的研究，开展了以下方面的研究： 1.对基于拉普拉斯算子的灰度图像增强算法、基于饱和度分量反馈的自适应亮度增强算法及其改进算法进行了仿真，并分别对增强前后的灰度图像和彩色图像进行了比较。 2.提出了一个视频图像处理器的硬件实现方案。该方案以FPGA为核心，具有较强的图像实时处理能力，具有1路视频输入端口和1路视频输出端口，以及PCI接口和2个UART串行接口。 3.完成了视频图像处理器的原理图设计、印制板图设计。在印制板图设计中，应用信号完整新分析的理论，对高速电路的布局和布线进行了优化设计，保证了硬件电路的性能。
上传时间： 2013-06-13
上传用户：lanjisu111
自香农先生于1948年开创信息论以来，经过将近60年的发展，信道编码技术已经成为通信领域的一个重要分支，各种编码技术层出不穷。目前广泛研究的低密度奇偶校验(LDCP)码是由R.G.Gallager先生提出的一种具有逼近香农限性能的优秀纠错码，并已在数字电视、无线通信、磁盘存储等领域得到大量应用。 目前数字电视已经成为最热门的话题之一，用手机看北京奥运，已经成为每一个中国人的梦想。最近两年我国颁布了两部与数字电视有关的通信标准，分别是数字电视地面传输标准(DMB-TH)和移动多媒体(CMMB)即俗称的手机电视标准。数字电视正与每个人走得越来越近，我国预期在2015年全面实现数字电视并停止模拟电视的播出。作为数字电视标准的核心技术之一的前向纠错码技术已经成为众多科研单位的研究热点，相应的编解码芯片更成为重中之重。在DMB-TH标准中用到了LDPC码和BCH码的级联编码方式，在CMMB标准中用到了LDPC码和RS码的级联编码方式，在DVB-S2标准中用到了LDPC码和BCH码的级联编码方式。 本论文以目前最重要的三个与数字电视相关的标准：数字电视地面传输标准(DMB-TH)、手机电视标准(CMMB)以及数字卫星电视广播标准(DVB-S2)为切入点，深入研究它们的编码方式，设计了这三个标准中的LDPC码编码器，并在FPGA上实现了前两个标准的编码芯片，实现了DMB-TH标准中0.4、0.6以及0.8三种码率的复用。在研究CMMB标准中编码器设计时，提出一种改进的LU分解算法，该分解方式适合任意的H矩阵，具有一定的广泛性。测试结果表明，芯片逻辑功能完全正确，速度和资源消耗均达到了标准的要求，具有一定的商用价值。
上传时间： 2013-07-07
上传用户：327000306
信息安全在当今的社会生产生活中已经被广为关注，对敏感信息进行加密是提高信息安全性的一种常见的和有效的手段。 常见的加密方法有软件加密和硬件加密。软件加密的方法因为加密速度低、安全性差以及安装不便，在一些高端或主流的加密处理中都采用硬件加密手段对数据进行处理。硬件加密设备如加密狗和加密卡已经广泛地应用于信息加密领域当中。 但是加密卡和加密狗因为采用的是多芯片结构，即采用独立的USB通信芯片和独立的加密芯片来分别实现数据的USB传输和加密功能，如果在USB芯片和加密芯片之间进行数据窃听的话，很轻易地就可以获得未加密的明文数据。作者提出了一种新的基于单芯片实现的USB加密接口芯片的构想，采用一块芯片实现数据的USB2.0通信和AES加密功能，命名为USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口标准和AES加密算法。该加密芯片可以实现与主机的快速通信，具有快速的密码处理能力，对外提供USB接口，支持基于USB密码载体的自身安全初始化方式。 根据设计思想，课题研究并设计了USB2.0加密接口芯片的总体硬件架构，设计了USB模块和AES加密模块。为了解决USB通信模块与AES加密模块之间存在的数据处理单元匹配以及速度匹配问题，本文设计了AESUSB缓冲器，优化了AES有限域加密算法。最后，利用VerilogHDL语言在FPGA芯片上实现了USB2.0加密接口芯片的功能，并在此基础之上对加密芯片的通信和加密性能进行了测试和验证。
上传时间： 2013-05-24
上传用户：黄华强
现代社会对各种无线通信业务的需求迅猛增长，这就要求无线通信在具有较高传输质量的同时，还必须具有较大的传输容量。这种需求要求在无线通信中必须采用效率较高的线性调制方式，以提高有限频带带宽的数据速率和频谱利用率，而效率较高的调制方式通常会对发端发射机的线性要求较高，这就使功率放大器线性化技术成为下一代无线通信系统的关键技术之一。 在本文中，研究了前人所提出的各种功放线性化技术，如功率回退法、正负反馈法、预失真和非线性器件法等等，针对功率放大器对信号的失真放大问题进行研究，对比和研究了目前广泛流行的自适应数字预失真算法。在一般的自适应数字预失真算法中，主要有两类：无记忆非线性预失真和有记忆非线性预失真。无记忆非线性预失真主要是通过比较功率放大器的反馈信号和已知输入信号的幅度和相位的误差来估计预失真器的各种修正参数。而有记忆非线性预失真主要是综合考虑功率放大器非线性和记忆性对信号的污染，需要同时分析信号的当前状态和历史状态。在对比完两种数字预失真算法之后，文章着重分析了有记忆预失真算法，选择了其中的多项式预失真算法进行了具体分析推演，并通过软件无线电的方法将数字信号处理与FPGA结合起来，在内嵌了System Generator软件的Matlab/Simulink上对该算法进行仿真分析，证明了这个算法的性能和有效性。 本文另外一个最重要的创新点在于，在FPGA设计上，使用了系统级设计的思路，与Xilinx公司提供的软件能够很好的配合，在完成仿真后能够直接将代码转换成FPGA的网表文件或者硬件描述语言，大大简化了开发过程，缩短了系统的开发周期。
上传时间： 2013-06-20
上传用户：handless
本文着重研究用现场可编程门阵列(FPGA)来开发设计精插补芯片。选用Altera公司的Cyclone系列的EP1C3T144C8芯片设计了逐点比较法，数字积分法和比较积分法三种经典插补算法，并对各种算法模块进行了仿真验证。又设计了三个算法选通信号，将三种算法模块综合成了一个整电路。 在完成了FPGA内部三种算法的实现后，设计以一个STC单片机为粗插补处理器的FPGA实验开发系统，并制作了PCB板。实验开发系统板中设计了单片机程序下载和的FPGA下载配置电路，并且配有FPGA专用配置芯片，能实现FPGA上电自动配置。可用该实验系统板进行精插补芯片的设计与开发，以及对所完成设计的功能进行验证。 为验证所设计芯片的插补功能，编写了单片机粗插补程序，将产生的粗插补坐标增量发给FPGA进行插补实验，得到了理想的插补输出脉冲。又编写了单片机脉冲处理程序，读回了FPGA的输出脉冲，并由串口发送给PC机。最后通过编写PC机的串口通信程序以及根据插补脉冲绘图的程序，把FPGA的输出脉冲绘制成了插补轨迹图形。 最终绘图结果显示，在20M输入时钟频率下，由插补脉冲生成的插补轨迹图形正确，验证了本文设计的三种插补算法功能的正确性。本设计插补芯片达到了高速插补功能要求。
上传时间： 2013-04-24
上传用户：zgu489
随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-07-20
上传用户：rishian
随着图像处理技术和投影技术的不断发展，人们对高沉浸感的虚拟现实场景提出了更高的要求，这种虚拟显示的场景往往由多通道的投影仪器同时在屏幕上投影出多幅高清晰的图像，再把这些单独的图像拼接在一起组成一幅大场景的图像。而为了给人以逼真的效果，投影的屏幕往往被设计为柱面屏幕，甚至是球面屏幕。当图像投影在柱面屏幕的时候就会发生几何形状的变化，而避免这种几何变形的就是图像拼接过程中的几何校正和边缘融合技术。 一个大场景可视化系统由投影机、投影屏幕、图像融合机等主要模块组成。在虚拟现实应用系统中，要实现高临感的多屏幕无缝拼接以及曲面组合显示，显示系统还需要运用几何数字变形及边缘融合等图像处理技术，实现诸如在平面、柱面、球面等投影显示面上显示图像。而关键设备在于图像融合机，它实时采集图形服务器，或者PC的图像信号，通过图像处理模块对图像信息进行几何校正和边缘融合，在处理完成后再送到显示设备。 本课题提出了一种基于FPGA技术的图像处理系统。该系统实现图像数据的AiD采集、图像数据在SRAM以及SDRAM中的存取、图像在FPGA内部的DSP运算以及图像数据的D/A输出。系统设计的核心部分在于系统的控制以及数字信号的处理。本课题采用XilinxVirtex4系列FPGA作为主处理芯片，并利用VerilogHDL硬件描述语言在FPGA内部设计了A/D模块、D/A模块、SRAM、SDRAM以及ARM处理器的控制器逻辑。 本课题在FPGA图像处理系统中设计了一个ARM处理器模块，用于上电时对系统在图像变化处理时所需参数进行传递，并能实时从上位机更新参数。该设计在提高了系统性能的同时也便于系统扩展。 本文首先介绍了图像处理过程中的几何变化和图像融合的算法，接着提出了系统的设计方案及模块划分，然后围绕FPGA的设计介绍了SDRAM控制器的设计方法，最后介绍了ARM处理器的接口及外围电路的设计。
上传时间： 2013-04-24
上传用户：ynsnjs
随着以太网技术的不断发展，网络的传输速度已经由最初的10M发展到现在的10,000M。用可编程逻辑器件(FPGA)实现以太网控制器与其它SOC系统的互连成为当前的研究热点。本文阐述了MAC层的FPGA设计、仿真及测试；介绍了整个系统的内部结构、模块划分，并对各个模块的设计过程进行了详细阐述，接着介绍了开发环境和验证工具，同时给出测试方案、验证数据、实现结果及时序仿真波形图。 对MAC层的主要功能模块如:发送模块、接收模块、MAC流程控制模块、寄存器模块、MⅡ接口模块和主机接口模块以及CRC，CSMA/CD，HASH表等算法给出了基于FPGA及硬件描述语言的解决方法。 本课题针对以下三个方面进行了研究并取得一定的成果: 1)FPGA开发平台的硬件实现。选用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作为测试的核心器件，采用LXT971芯片作为物理层芯片，AT91RM9200作为数据输入源和双blockram作为帧缓存搭建FPGA硬件验证开发平台。 2)基于FPGA实现以太网控制器。用VerilogHDL语言构建以太网控制器，实现CSMA/CD协议、10M/100M自适应以及与物理层MⅡ接口等。 3)采用片上系统通用的WS接口。目的是便于与具有通用接口的片上系统互连，也为构建SOC上处理器提供条件。 本论文实现了一个基于WS总线接口可裁减的以太网MAC控制器IP软核，为设计具有自主知识产权的以太网MAC控制器积累了经验。同时，为与其它WS接口的控制器实现直接互连创造了条件，对高层次设计这一先进ASIC设计方法也有了较为深入的认识。
上传时间： 2013-07-17
上传用户：bruce
