TGridRep Component (1.0) -- by WeiYF, 2000.06.15 该组件实现网格模式的QuickRpt报表打印组件，支持网格标题、 页码、页眉页脚等属性
标签： Component TGridRep QuickRpt WeiYF
上传时间： 2014-01-19
上传用户：rishian
（五）测试数据：n=0 n=-1 n=2 a 1 2 a 2 3 a 3 4 d 3 5 n=2 a 1 5 a 2 10 d 1 15 a 3 20 a 4 25 a 5 30 d 2 35 d 4 40 e 0 0 （六）测试结果：error error 没付钱，没停就走了 第一辆车付50元 第二辆车付125元 第三辆车没出来 第四辆车付25元 第五辆车没进入
上传时间： 2014-02-08
上传用户：wfeel
GW-US54GXS_Linux_v2.15.0.0_CE zd1211原碼
标签： GXS_Linux_v GW-US 1211 54
上传时间： 2016-05-08
上传用户：wff
Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising edge. 5. The SHIFT signal describes the shift number. The shift range is 0 to 15. 6. When the signal RIGHT is high, it shifts input data to right. On the other hand, it shifts input data to left. 7. When the signal SIGN is high, the input data is a signed number and it shifts with sign extension. However, the input data is an unsigned number if the signal SIGN is low. 8. You can only use following gates in Table I and need to include the delay information (Tplh, Tphl) in your design.
上传时间： 2013-12-13
上传用户：himbly
Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising edge. 5. The SHIFT signal describes the shift number. The shift range is 0 to 15. 6. When the signal RIGHT is high, it shifts input data to right. On the other hand, it shifts input data to left. 7. When the signal SIGN is high, the input data is a signed number and it shifts with sign extension. However, the input data is an unsigned number if the signal SIGN is low. 8. You can only use following gates in Table I and need to include the delay information (Tplh, Tphl) in your design.
上传时间： 2014-01-20
上传用户：三人用菜
RISC状态机由三个功能单元构成：处理器、控制器和存储器。 RISC状态机经优化可实现高效的流水线操作。 RISC 中的数据线为16位。 在数据存储器中的0到15的位置放置16个随机数，求16个数的和，放在数据存储器的16、17的位置，高位在前 对这16个数进行排序，从大到小放置在18到33的位置 求出前16个数的平均数，放在34的位置 基本指令有NOP, ADD, SUB, AND, RD, WR, BR,BC。 因为采用16位指令，有扩充的余地。
上传时间： 2013-11-29
上传用户：缥缈
★★ ★计算器1.0版★★★★★★★★★★★ 作者：贾真 完成于2008年11月15日 说明:本软件由JAVA语言编写，并实现免装JDK、免安装， 在各种操作系统下均能运行。功能上不完全，还待后续 版本完善功能，希望各位用户对本软件批评指正，如发 现BUG，请与本作者联系！ QQ：122781981 邮箱：122781981@qq.com
上传时间： 2016-12-29
上传用户：litianchu
★★ ★计算器1.0版★★★★★★★★★★★ 作者：贾真 完成于2008年11月15日 说明:本软件由JAVA语言编写，并实现免装JDK、免安装， 在各种操作系统下均能运行。本电子钟为老师上课设计， 可以永远显示在最上面，以便在老师用幻灯片讲课时提 醒老师按时下课，功能上不完善，还待后续版本完善功能， 希望各位用户对本软件批评指正，如发现BUG，请与本作 者联系！ QQ：122781981 邮箱：122781981@qq.com
上传时间： 2013-11-29
上传用户：cc1
verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0
标签： output look-ahead carryout verilog
上传时间： 2014-12-06
上传用户：ls530720646
单片机控制大型彩色液晶程序 TFT6448-256彩色液晶显示 接线说明 1~2 3~4 5 ~ 12 13(RD) 14(WR) VCC GND P1.0~7 P3.7 P3.6 15(CS) 16(A0) 17(A1) 18(A0) 19~20 P3.5 P3.4 P3.3 P3.2 悬空
上传时间： 2017-01-14
上传用户：cjf0304
