虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

高速<b>卫星通信</b>系统中的盲均衡算法研究_李昂阳

  • DVB系统信道编码的研究与FPGA实现.rar

    数字图像通信的最广泛的应用就是数字电视广播系统,与以往的模拟电视业务相比,数字电视在节省频谱资源、提高节目质量方面带来了一场新的革命,而与此对应的DVB(Digital Video Broadcasting)标准的建立更是加速了数字电视广播系统的大规模应用。DVB标准选定MPEG—2标准作为音频及视频的编码压缩方式,随后对MPEG—2码流进行打包形成TS流(transport stream),进行多个传输流复用,最后通过不同媒介进行传输。在DVB标准的传输系统中,无论是卫星传输,电缆传输还是地面传输,为了保障图像质量,使数字节目在传输过程中避免出现因受到各种信道噪声干扰而出现失真的现象,都采用了信道编码的方式来保护传输数据。信道编码是数字通信系统中一个必需的、重要的环节。 信道编码设计方案的优劣决定了DVB系统的成功与否,本文重点研究了DVB系统中的信道编码算法及其FPGA实现方案,主要进行了如下几项工作: 1)介绍了DVB系统信道编码的基本概念及特点,深入研究了DVB标准中信道编码部分的关键技术,并针对每个信道编码模块进行工作原理分析、算法分析。 2)根据DVB信道编码的特点,重点对信道编码中四个模块,包括扰码、RS编码、卷积交织编码和卷积编码的FPGA硬件实现算法进行了比较详细的分析,并阐述了每个模块及QPSK调制的设计方案及实现模块功能的程序流程。 3)在RS(204,188)编码过程中,利用有限域常数乘法器的特点,对编码器进行了优化,在很大程度上提高了编码效率,卷积交织器部分采用RAM移位法,实现起来更为简单且节省了FPGA器件内部资源。 4)设计以Altera公司的QuartusⅡ为开发平台,利用FPGA芯片EP1C6Q240C8完成了信道编码各模块及QPSK调制的硬件实现,通过Verilog HDL描述和时序仿真来验证算法的可行性,并给出系统设计中减少毛刺的方法,使系统更为稳定。最终的系统仿真结果表明该系统工作稳定,达到了DVB系统信道编码设计的要求。

    标签: FPGA DVB

    上传时间: 2013-06-26

    上传用户:allen-zhao123

  • LTE系统中基带DAGC的应用研究及FPGA实现.rar

    当今,移动通信正处于向第四代通信系统发展的阶段,OFDM技术作为第四代数字移动通信(4G)系统的关键技术之一,被包括LTE在内的众多准4G协议所采用。IDFT/DFT作为OFDM系统中的关键功能模块,其精度对基带解调性能产生着重大的影响,尤其对LTE上行所采用的SC_FDMA更是如此。为了使定点化IDFT/DFT达到较好的性能,本文采用数字自动增益控制(DAGC)技术,以解决过大输入信号动态范围所造成的IDFT/DFT输出信噪比(SNR)恶化问题。 首先,本文简单介绍了较为成熟的AAGC(模拟AGC)技术,并重点关注近年来为了改善其性能而兴起的数字化AGC技术,它们主要用于压缩ADC输入动态范围以防止其饱和。针对基带处理中具有累加特性的定点化IDFT/DFT技术,进一步分析了AAGC技术和基带DAGC在实施对象,实现方法等上的异同点,指出了基带DAGC的必要性。 其次,根据LTE协议,搭建了从调制到解调的基带PUSCH处理链路,并针对基于DFT的信道估计方法的缺点,使用简单的两点替换实现了优化,通过高斯信道下的MATLAB仿真,证明其可以达到理想效果。仿真结果还表明,在不考虑同步问题的高斯信道下,本文所搭建的基带处理链路,采用64QAM进行调制,也能达到在SNR高于17dB时,硬判译码结果为极低误码率(BER)的效果。 再次,在所搭建链路的基础上,通过理论分析和MATLAB仿真,证明了包括时域和频域DAGC在内的基带DAGC具有稳定接收链路解调性能的作用。同时,通过对几种DAGC算法的比较后,得到的一套适用于实现的基带DAGC算法,可以使IDFT/DFT的输出SNR处于最佳范围,从而满足LTE系统基带解调的要求。针对时域和频域DAGC的差异,分别选定移位和加法,以及查表的方式进行基带DAGC算法的实现。 最后,本文对选定的基带DAGC算法进行了FPGA设计,仿真、综合和上板结果说明,时域和频域DAGC实现方法占用资源较少,容易进行集成,能够达到的最高工作频率较高,完全满足基带处理的速率要求,可以流水处理每一个IQ数据,使之满足基带解调性能。

    标签: DAGC FPGA LTE

    上传时间: 2013-05-17

    上传用户:laozhanshi111

  • 图象压缩系统中熵编解码器的FPGA设计及实现

    随着移动终端、多媒体、Internet网络、通信,图像扫描技术的发展,以及人们对图象分辨率,质量要求的不断提高,用软件压缩难以达到实时性要求,而且会带来因传输大量原始图象数据带来的带宽要求,因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换,量化后的处理环节,是图像压缩中必不可少的部分。研究熵编解码器的硬件实现,具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景,对熵编码器和解码器的硬件实现进行探讨,给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性,从而保证了编码的正确性。而在实现并行的huffman解码器时,解码算法充分利用了规则化码书带来的码字的单调性,及在特定长度码字集内码字变化的连续性,将并行解码由模式匹配转换为算术运算,提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上,结合针对DC子带的预测编码,针对直流子带的游程编码,能够对图像压缩系统中经过DWT变换,量化,扫描后的数据进行正确的编码。同时,在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块,进一步处理。在本文介绍的设计方案中,按照自顶向下的设计方法,对星载图像压缩系统中的熵编解码器进行分析,进而进行逻辑功能分割及模块划分,然后分别实现各子模块,并最终完成整个系统。在设计过程中,用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真,同时还采用modelsim仿真工具和symplicity的综合工具,验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M,在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M,吞吐量可达到2500Mbps,也能满足性能要求。仿真验证的结果表明:设计能够满足性能要求,并具有一定的使用价值。

    标签: FPGA 图象压缩

    上传时间: 2013-05-19

    上传用户:吴之波123

  • OFDM系统中信道编码的FPGA实现及降低峰均比的研究

    低压电力线通信(PLC)具有网络分布广、无需重新布线和维护方便等优点。近年来,低压电力线通信被看成是解决信息高速公路“最后一英里”问题的一种方案,在国内外掀起了一个新的研究热潮。电力线信道中不仅存在多径干扰和子信道衰落,而且还存在开关噪声和窄带噪声,因此在电力线通信系统中,信道编码是不可或缺的重要组成部分。 本文着重研究了在FPGA上实现OFDM系统中的信道编解码方案。其中编码端由卷积码编码器和交织器组成,解码端由Viterbi译码器和解交织器组成,同时为了与PC机进行通信,还在FPGA上做了一个RS232串行接口模块,以上所有的模块均采用硬件描述语言VerilogHDL编写。另外,峰值平均功率比(PAR)较大是OFDM系统所面临的一个重要问题,必须要考虑如何降低大峰值功率信号出现的概率。本文重点研究了三种降低PAR的方法:即信号预畸变技术、信号非畸变技术和编码技术。这三种方法各有优缺点,但是迄今为止还没有一种好方法能够彻底地解决OFDM系统中较高PAR的弊病。本论文内容安排如下:第一章介绍了课题的背景,可编程器件和OFDM技术的发展历程。第二章详细介绍了OFDM的原理以及实现OFDM所采用的一些技术细节。第三章详细介绍了本课题中信道编码的方案,包括信道编码的基本原理,组成结构以及方案中采用的卷积码和交织的原理及设计。第四章详细讨论了编码方案如何在FPGA上实现,包括可编程逻辑器件FPGA/CPLD的结构特点,开发流程,以及串口通信接口、编解码器的FPGA设计。第五章详细介绍了如何降低OFDM系统中的峰值平均功率比。最后,在第六章总结全文,并对课题中需要进一步完善的方面进行了探讨。

    标签: OFDM FPGA 信道编码

    上传时间: 2013-04-24

    上传用户:520

  • FPGA在飞机音频管理组件测试系统中的应用研究

    音频管理组件(Audio Management Unit,AMU)是先进客舱娱乐与服务系统(Advanced Cabin Entertainment Service System,ACESS)的组成部分,应用于飞机上音频资源的管理与控制。飞机运营对航空机载电子系统准确性、复杂性和安全性的高要求,使得其维修维护工作极大地依赖于自动测试设备(Automatic Testing Equipment,ATE)。本课题来源于实际工程项目, FPGA技术具备多种优点,将其与民航测试设备结合研制一个用于检测AMU故障的自动测试系统,该系统将对AMU自动完成部件维修手册(Comvonent Maintenance Manual,CMM)所规定的全部功能、性能方面的综合测试。 本文首先概述音频管理组件、自动测试系统及其在民航领域的应用,并阐述了课题的背景、研究目标和相关技术要求;文章对可编程逻辑器件CPLD/FPGA的结构原理、硬件描述语言VHDL的特点以及MAXL+plusⅡ软件的设计流程进行了说明,重点阐述了基于FPGA的DDS信号发生器以及数据采集卡的设计实现、并着重阐述了ARINC429总线的传输规范,和基于FPGA的ARINC429总线接口的设计与实现。在ARINC429接口设计中采用自顶向下,多层次系统设计的方法,用VHDL语言进行描述。在发送器中利用了FPGA内部的分布式RAM创建异步FIFO,节约了FPGA的内部资源和提高了数据传输速度;在接收器中采用了提高抗干扰性的优化设计。测试结果表明基于FPGA的设计实现ARINC429总线数据通信的要求,使用方便,可靠性好,能够克服HS-3282芯片中的数据格式固定,使用不够灵活方便,价格昂贵的缺点。

    标签: FPGA 飞机 音频 测试系统

    上传时间: 2013-08-06

    上传用户:gzming

  • OFDM系统中信道均衡的技术研究及基于FPGA的实现

    最新的研究进展是OFDM的出现,并且在2000年出现了第一个采用此技术的无线标准(HYPERLAN-Ⅱ)。由于它与TDMA及CDMA相比能处理更高数据速率,因此可以预想在第四代系统中也将使用此技术。 宽带应用和高速率数据传输是OFDM调制/多址技术通信系统的重要特征之一。作者通过参与国家863计划项目“OFDM通信系统”一年以来的研发工作,对OFDM通信系统及相关技术有了深入的理解,积累了大量实际经验,并在相关工作中取得了部分研究成果。 另一方面,关于宽带自适应均衡技术的研究在近年来也引起了广泛的关注。它是补偿信道畸变的重要的技术之一。作者通过参与该项目FPGA部分的开发与调试工作,基于单片FPGA实现了均衡部分;此外,作者在频域自适应均衡算法方面也取得了一些理论成果。 本文的主体部分就是根据上述工作的内容展开的。 首先介绍了本课题相关技术的发展情况,主要包括:OFDM系统的技术原理、技术优势、历史和现状,均衡技术的特点和发展等。末尾叙述了本课题的来源和研究意义,并简介了作者的主要工作和贡献。确定将WSSUS分布和瑞利衰落作为本文研究的信道模型。主要分析了常用的时域均衡器,均是单载波非扩频数字调制中常用到的均衡器和均衡算法,为接下来的进一步研究作理论参考。 接着,论述了均衡必须用到的信道估计技术。重点就该方案的核心算法(频域均衡算法)进行了数学上进行了较深入的研究,建立系统模型,并据此推导了三种频域均衡的算法:频域消除HICI,Gauss-Seidel迭代算法,频域线性内插。采用WSSUS信道模型进行了计算机仿真,得出了采用这些均衡算法在不同条件下的性能曲线。并且系统地、有重点地对该方案的原理和实质进行了较深入的讨论。归纳比较了各种算法的算法复杂度和能达到的性能,并且结合信道纠错编解码进行了细致的分析。进一步尝试设计了无线局域网OFDM系统的设计,采用典型的欧洲Hyperlan2系统为例,把研究成果引入到实际的整个系统中来看。结合具体的系统指出了该均衡算法在抗衰落和相位偏移方面的应用。 最后,描述了利用Xilinx的xc2v3000-4FG676型号芯片针对OFDM系统实现频域自适应均衡的方法,主要给出了设计方法、时序仿真结果和处理速度估值等;并结合最新的FPGA发展动态和特点,对基于FPGA实现其他均衡算法的升级空间进行了讨论。 本文的结束语中,对作者在本文中所作贡献进行了总结,并指出了仍有待深入研究的几个问题。

    标签: OFDM FPGA 信道

    上传时间: 2013-04-24

    上传用户:

  • 卷积码在CDMA2000中的应用及其译码器FPGA实现

    数字信息在有噪声的信道中传输时,受到噪声的影响,误码总是不可避免的。根据香农信息理论,只要使Es/N0足够大,就可以达到任意小的误码率。采用差错控制编码,即信道编码技术,可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同,信道编码分为分组码与卷积码两类。卷积码的k0和n0较小,实现最佳译码与准最佳译码更加容易。卷积码运用广泛,被ITU选入第三代移动通信系统,作为包括WCDMA,CDMA2000和TD-SCDMA在内的信道编码的标准方案。 本文研究了CDMA2000业务通道中的帧结构,对CDMA2000系统中的卷积码特性及维特比译码的性能限进行了分析,并基于MATLAB平台做了相应的译码性能仿真。我们设计了一种可用于CDMA2000通信系统的通用、高速维特比译码器。该译码器在设计上具有以下创新之处:(1)采用通用码表结构,支持可变码率;帧控制模块和频率控制器模块的设计中采用计数器、定时器等器件实现了可变帧长、可变数据速率的数据帧处理方式。(2)结合流水线结构思想,利用四个ACS模块并行运行,加快数据处理速度;在ACS模块中,将路径度量值存贮器的存储结构进行优化,防止数据读写的阻塞,缩短存储器读写时间,使译码器的处理速度更快。(3)为了防止路径度量值和幸存路径长度的溢出,提出了保护处理策略。我们还将设计结果在APEXEP20K30E芯片上进行了硬件实现。该译码器芯片具有可变的码率和帧长处理能力,可以运行于40MHZ系统时钟下,内部最高译码速度可达625kbps。本文所提出的维特比译码器硬件结构具有很强的通用性和高速性,可以方便地应用于CDMA2000移动通信系统。

    标签: CDMA 2000 FPGA 卷积码

    上传时间: 2013-06-24

    上传用户:lingduhanya

  • 基于ARM的嵌入式Linux的研究及其在汉语学习系统中的实现

    嵌入式系统是将先进的计算机技术、半导体技术和电子技术与各个行业的具体应用相结合的产物。目前,嵌入式系统己经广泛应用到工业、交通、能源、通信、科研、医疗卫生、国防以及日常生活等领域,并不断朝着体积小,功能强的方向发展。嵌入式系统不同于原来的单片机系统,它不仅有自己的操作系统,上层应用程序,而且还具备网络通信和信息管理的功能。 ARM体系的处理器是目前嵌入式系统中使用最广泛的处理器。它采用了RISC技术,具有寻址方式简单,寄存器多,指令长度固定等的特点使得它的处理速度快,执行效率高。由于Linux对于ARM技术的支持,具有内核可裁减,网络功能强大,代码开放的特点,把Linux应用到嵌入式系统中,能充分发挥ARM和Linux的优势。 论文以“掌上中文语言学习系统”项目为依托,以ARM体系处理器和Ljnux操作系统的嵌入式系统为基础,构建一个掌上语言学习设备。 论文首先进行了开发环境的设计与搭建,对开发主机进行TFTP服务器、NFS服务器、minicom串口通信和GNU交叉工具链进行配置。实现了针对NAND闪存的U-Boot启动程序的建立,并对Linux操作系统内核进行了移植工作。最后利用图形界面系统MiniGUI和远程调试技术实现了掌上语言学习的软件功能。

    标签: Linux ARM 嵌入式 学习系统

    上传时间: 2013-07-24

    上传用户:jiangfire

  • 通信电源监控系统中的抗干扰设计

    摘要:在分析通信电源集中监控系统干扰的产生及其影响的基础上,分别从硬件设计和软件设计两方面提出了相应的措施。关键词:通信电源   集中监控  抗干扰

    标签: 通信电源 监控系统 抗干扰设计

    上传时间: 2013-10-24

    上传用户:kbnswdifs

  • SPCE061A在智能家居系统中的应用

    以SPCE061A为核心作为主控制器,以89C51及相关硬件电路为分控制器,利用电话接口和电力线载波通信,设计了一种智能家居系统,文中介绍了SPCE061A的芯片特性及其在主控制器模块中的应用,在软件设计部分,介绍了系统软件的设计结构,详细介绍了语音识别子程序的设计并给出了部分关键代码,相比传统的智能家居系统,该系统人机交互性好、可靠性好、性价比高,易于推广和应用。

    标签: SPCE 061A 061 智能家居系统

    上传时间: 2013-10-14

    上传用户:非衣2016