如何在STM32上得到高精度的ADC
上传时间： 2013-11-09
上传用户：a67818601
Virtex™-5 器件包括基于第二代高级硅片组合模块 (ASMBL™) 列架构的多平台 FPGA 系列。集成了为获得最佳性能、更高集成度和更低功耗设计的若干新型架构元件，Virtex-5 器件达到了比以往更高的系统性能水平。
上传时间： 2013-10-29
上传用户：long14578
本白皮书分析了业界对更高速率接口（尤其是100 GbE）的迫切需求、向平台添加 100 GbE 时系统架构师所面临的重大风险和问题，并评介几种实现方案，这些方案显示出 FPGA 在解决这些难题方面具有何等独特的地位。
上传时间： 2013-10-25
上传用户：851197153
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上传时间： 2013-11-07
上传用户：defghi010
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2014-01-01
上传用户：maqianfeng
设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案，实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计。利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PLL),同时提供线性调频(LFM)信号，优化DDS和变频方案的频率配置关系。利用FPGA电路进行高速控制，较好地解决了毫米波频率合成器各技术指标之间的矛盾。实测结果表明，采用该方案的毫米波频率合成器在本振跳频带宽为160 MHz时，线性调频频率分辨率可达0.931 Hz，最大频率转换时间小于2 ?滋s，最大杂散低于-60 dBc，相位噪声优于-90 dBc/Hz。
上传时间： 2014-01-06
上传用户：brain kung
纳拓科技应用AR9331开发设计出一款高功率CPE，同时可以做高功率无线ap和网桥，在无线网络通信中有广泛应用
上传时间： 2013-11-17
上传用户：qiulin1010
为了提高直流电机调速系统的控制精度和降低开发成本，提出了一种基于Proteus的直流电机PWM调速系统设计方案。系统以AT89S51单片机为核心，利用ADC0808采样直流电机占空比设定值，运用脉宽调制技术控制PWM波输出占空比α，完成直流电机的转速调节。利用Proteus 软件进行了仿真调试，结果表明所设计的直流电机PWM调速系统具有较高的控制精度和较快的动态响应速度；并且 Proteus仿真技术的运用，可有效地降低系统开发成本，缩短研制周期。
上传时间： 2013-11-18
上传用户：zq70996813
设计宽范围高精度测速电路；通过对三种常用转速测量方法的分析比较，确定采用M法与M/T法相结合的方法测速，从理论上保证测速的宽范围和高精度；电路设计中为了简单，快速，准确的测速，两种测速方法之间采用硬件切换电路完成，克服了软件切换因工作量大而导致的实时控制变差的缺陷；采用片外计数器8253弥补了8051硬件资源短缺的不足，利用霍尔元件完成转速到旋转脉冲的转换，实现了低成本，高性能。
上传时间： 2013-11-02
上传用户：leehom61
乐高机器人的PID控制器 的资料
上传时间： 2013-10-17
上传用户：wvbxj
