avr mega8单片机与pdiusbd12芯片实现usb通信，固件代码与上位机代码。
上传时间： 2017-04-14
上传用户：13188549192
本文通过对当前国际上现有的数字电视标准和数字电视中间件标准进行比较,根据我国市场的实际情况,选择了欧洲数字电视(DVB)中间件标准DVB-MHP,深入分析了基于MHP的数字电视中间件模型.Java平台是基于MHP中间件模型的核心,本文通过深入分析Java平台的构成和Java虚拟机(JVM)的结构和运行原理,并结合适合嵌入式环境的KVM的原理及体系结构,提出了将KVM以FPGA的硬件方式实现的方案.根据数字电视的实际需要对KVM进行适当剪裁,以适应数字电视的嵌入式环境,并设计了相应的功能模块,最后在设计基础上用VHDL加以实现,对于核心模块做了仿真和验证.此外,本文还综述了EDA技术和FPGA器件的发展概况,并较为详细的介绍利用EDA技术进行设计开发的一般流程,最后在FPGA上实现JVM.
上传时间： 2013-07-02
上传用户：dba1592201
工程机械监控系统是利用计算机技术、现场总线技术、无线通信技术以及卫星定位技术对工程机械的运行状态、位置等进行监测，是一个既复杂又庞大的系统，涉及的领域广，而且由于其工作环境的特殊性，对系统的安全性、稳定性要求特别高。现在随着嵌入式技术的不断成熟与发展，高可靠性、小型化、人性化、网络化和智能化将是其发展方向。 本文采用底层单元控制系统、车载监控系统和远程监控系统三级网络总体结构，对起重机底层安全控制单元进行监控。在底层单元中引入CAN总线，研究基于CAN总线协议的Hilon A协议实现底层各单元的通信。中间层以S3C2410和Linux为核心，融合嵌入式技术，开发Qt.Embedded界面，对实时采集起重机的吊重、风速、仰角信号状态参数，以及通过计算比较判断是否发生异常的状态进行显示。最后研究了GPRS网络，完成远程数据传输和远程终端监控的通讯。 文中详细介绍了系统的各部分硬件设计，结合硬件平台实现了Linux操作系统的移植、引导加载程序BootLoader，构建了根文件系统。结合Linux操作系统平台，实现了CAN总线通信、GPRS通讯、PPP脚本拨号、Socket网络编程、LCD帧缓冲显示设备Framebuffer、触摸屏、A/D转换器驱动程序的开发，并通过嵌入式图形用户Qt/Embedded在嵌入式Linux平台上的移植，开发了友好的人机交互界面。
上传时间： 2013-06-30
上传用户：康郎
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
Google Android SDK，Android是Google自己研发的手机平台操作系统，该平台基于开源软件Linux，由操作系统、中间件、用户界面和应用软件组成，号称是首个为移动终端打造的真正开放和完整的移动软件。
上传时间： 2013-04-24
上传用户：han_zh
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
a_bit equ 20h ;个位数存放处 b_bit equ 21h ;十位数存放处 temp equ 22h ;计数器寄存器 star: mov temp,#0 ;初始化计数器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重来 mov temp,#0 next: ljmp stlop ;显示子程序 display: mov a,temp ;将temp中的十六进制数转换成10进制 mov b,#10 ;10进制/10=10进制 div ab mov b_bit,a ;十位在a mov a_bit,b ;个位在b mov dptr,#numtab ;指定查表启始地址 mov r0,#4 dpl1: mov r1,#250 ;显示1000次 dplop: mov a,a_bit ;取个位数 MOVC A,@A+DPTR ;查个位数的7段代码 mov p0,a ;送出个位的7段代码
上传时间： 2013-11-06
上传用户：lx9076
基于物联网的应用现状及发展前景，采用了对比分析和归纳总结的方法，介绍了物联网的概念与体系结构，简述了物联网的关键技术，包括：RFID技术、传感网技术、M2M技术、云计算和中间件技术等，指出了物联网面临的主要问题，得到了物联网必将为人类生活带来翻天覆地的变化，“智慧地球”的理想终将变成现实的结论。
上传时间： 2014-12-29
上传用户：古谷仁美
代码实现了对一组字符串内存，进行GB码和BIG5码之间的双向转换，采用中间件方式输出。编译后生成ATL COM组件，可以供Windows平台的应用软件和ASP网站中使用。文件中同时包含了一个VB做的简单的调用例子。
上传时间： 2015-01-05
上传用户：源弋弋
