本文针对电力变压器的电磁设计过程、优化方法、优化系统的体系结构，以及优化设计系统开发中采用的技术和处理方法展开了深入的讨论和研究，开发了一套干式变压器电磁计算优化设计系统。论文工作主要包括以下几方面的内容： (1)综述了电力变压器的结构特征和传统电磁设计的流程，分析了变压器电磁设计中的设计流程、设计目标、方案组合等重点问题，研究了变压器的评价准则的选择和计算。同时对变压器电磁设计计算的细节做了深入分析，理清了变压器设计中各个步骤、各个部件之间的相互关系，成功地将变压器计算中的一些核心的计算过程程序化。 (2)深入研究和分析了目前变压器优化设计的研究和实践中所采用的优化方法，包括比较成熟的循环遍历法和其他还处于研究阶段或还有缺陷的方法，对这些算法的原理、应用情况、优缺点进行了比较和总结。 (3)将ODBC(开放数据库互连)和OLE(对象链接和嵌入)自动化技术引入电力变压器的电磁优化设计系统中，一改以往的设计软件封闭的弊病，具有出色的可扩展性，充分利用了现代操作系统环境的先进功能。以oLE自动化技术为基础的计算单自动生成技术，使变压器设计软件能够在更大程度上协助设计人员的工作，将设计人员从简单劳动中解脱出来，使设计软件能够真正成为全面的变压器优化设计软件。 (4)将各种型式的敞开式和环氧浇注干式变压器电磁计算优化设计整合到同一系统中，方便了用户不同的设计要求，同时根据专家理论设计了众多人工干预设计的环节，令本软件更具有系统性、实用性、开放性和个性。 (5)对当前热门的非晶合金变压器进行了简要介绍，并指出非晶合金变压器的优缺点，分析了其即将全面使用的趋势。同时对非晶合金干式变压器的优化设计进行了研究和探讨，给下一步的工作指明了方向。
上传时间： 2013-05-28
上传用户：王庆才
电子式互感器与传统电磁式互感器相比，在带宽、绝缘和成本等方面具有优势，因而代表了高电压等级电力系统中电流和电压测量的一种极具吸引力的发展方向。随着信息技术的发展和电力市场中竞争机制的形成，电子式互感器成为人们研究的热点；越来越多的新技术被引入到电子式互感器设计中，以提高其工作可靠性，降低运行总成本，减小对生态环境的压力。本文围绕电子式互感器实用化中的关键技术而展开理论与实验研究，具体包括新型传感器、双传感器的数据融合算法、数字接口、组合式电源、低功耗技术和自监测功能的实现等。 目前电子式电流互感器(ECT)大多数采用单传感器开环结构，对每个环节的精度和可靠性的要求都很高，严重制约了ECT整体性能的提高，影响其实用化。本文介绍了新型传感器～铁心线圈式低功率电流传感器(LPET)和印刷电路板(PCB)空心线圈及其数字积分器，在此基础上设计了一种基于LPCT和PCB空心线圈的组合结构的新型电流传感器。该结构具有并联的特点，结合了这两种互感器的优点，采用数据融合算法来处理两路信号，实现高精度测量和提高系统可靠性，并探索出辨别LPET饱和的新方法。试验和仿真结果表明，这种新型电流传感器可以覆盖较大的电流测量范围，达到IEC 60044-8标准中关于测量(幅值误差)、保护(复合误差)和暂态响应(峰值)的准确度要求，能够作为多用途电流传感器使用。 在电子式电压互感器方面，基于精密电阻分压器的新型传感器在原理、结构和输出信号等方面与传统的电压互感器有很大不同，本文设计了一种可替代10kV电磁式电压互感器的精密电阻分压器。通过试验研究与计算分析，得出其性能主要受电阻特性和杂散电容的影响，并给出了减小其误差的方法。测试结果表明，设计的10kV精密电阻分压器的准确度满足IEC 60044-7标准要求，可达0.2级。 电子式互感器的关键技术之一是内部的数字化以及其标准化接口，本文以10kV组合型电子式互感器为对象设计了一种实用化的数字系统。以精密电阻分压器作为电压传感器，电流传感器则采用基于数据融合算法的LPCT和PCB空心线圈的组合结构。本文首先解决了互感器间的同步与传感器间的内部同步问题，进而依照IEC61850-9-1标准，实现了组合型电子式互感器的100M以太网接口。 电子式电流互感器在高电压等级的应用研究中，ECT高压侧的电源问题是关键技术之一。论文首先分析了两种电源方案：取电CT电源和激光电源。取电CT电源通过一个特制的电流互感器(取电CT)，直接从高压侧母线电流中获取电能。在取电CT和整流桥之间设计一个串联电感，大大降低了施加在整流桥上的的感应电压并限制了取电CT的输出电流，起到了稳定电压和保护后续电路的作用。激光电源方案以先进的光电转换器、半导体激光二极管和光纤为基础，单独一根上行光纤同时完成供能和控制信号的传输，在不影响光供能稳定性的情况下，数据通信完成在短暂的供能间隔中。在高电位端控制信号通过在能量变换电路中增加一个比较器电路被提取出来。本文还提出了一种将两种供能方式结合使用的组合电源，并设计了这两种电源之间的切换方法，解决了取电CT电源的死区问题，延长了激光器的使用寿命。作为综合应用实例，设计并完成了以LPCT为传感器、由组合电源供能、采用低功耗技术的高压电子式电流互感器。互感器高压侧的一次转换器能够提供两路传感器数据通道，并且具有温度补偿和采集通道的自校正功能，在更宽温度、更大电流范围内保证了极高的测量精度：互感器低电位端的二次转换器具有数字和模拟接口，可以接收数据并发送命令来控制一次转换器，包括同步和校正命令在内的数据信号可以通过同一根供能光纤传送到一次转换器。该互感器具有在线监测功能，这种预防性维护和自检测功能够提示维护或提出警告，提高了可靠性。系统测试表明：具有低功耗光纤发射驱动电路的一次转换器平均功耗在40mw以下：上行光纤中通信波特率可以达到200kb/s，下行光纤中更是高达2Mb/s；系统准确度同时满足IEC6044-8标准对0.2S级测量和5TPE级保护电子式互感器的要求。
上传时间： 2013-06-09
上传用户：handless
集成了传感器、嵌入式计算、网络和无线通信四大技术而形成的ZigBee技术是一种全新的信息获取和处理技术，能够协作实时监测、感知和采集各种环境或监测对象的信息，并对信息进行处理，传送到需要的用户。ZigBee技术作为一个全新的领域，对国内外的研究者提出了大量的挑战性课题。时钟同步是所有分布式系统的重要组成部分，也是ZigBee技术的一项重要支撑技术，大多数ZigBee技术应用比如环境监测系统，导航系统等都需要所搜集的传感数据具有准确时间信息，否则采集的信息就是不完整的。 本论文介绍了国内外在ZigBee技术的发展与现状，对IEEE802.15.4/ZigBee的协议栈做了分析，对现存的几种主要的时钟同步算法做了研究。本太阳能航标灯同步闪课题中，为了便于太阳能给航标灯供电，需要通过休眠机制来降低功耗；为了保证ZigBee网络中各设备协同工作，时钟同步显得更为重要，它为本系统中的每个航标灯提供正确的时钟信息，不但提高系统的传输质量和效率，而且让航标灯的同步闪光，在航道中起到很好的助航作用。接着，给出了系统的具体实现过程，包括各硬件模块的设计原理、电路原理图及主要模块的详细实现过程。最后，指出本文的不足及需要改进的地方。其中本文重点包括以下三个方面： 1.针对网络拓扑结构、协议体系结构以及干扰抑制技术进行深入分析，并与其它无线通信技术进行比较及对其相互干扰进行研究。 2.对ZigBee节点时钟同步算法工作原理做了详细的研究，总结了这些算法的优缺点，并在对比现有的几种时钟同步算法的基础上对泛洪时间同步协议多跳时钟同步算法的改进。 3.设计了太阳能航标灯同步闪光系统，给出了硬件原理图及软件流程，并且在制PCB板中电磁兼容问题的解决进行了详细描述。 结果表明，该系统稳定、可靠、高效，具有很高的实用价值。
上传时间： 2013-04-24
上传用户：海陆空653
函数发生器又名任意波形发生器，是一种常用的信号源，广泛应用于通信、雷达、导航等现代电子技术领域。信号发生器的核心技术是频率合成技术，主要方法有：直接模拟频率合成、锁相环频率合成（PLL）、直接数字合成技术（DDS）。DDS是开环系统，无反馈环节，输出响应速度快，频率稳定度高。因此直接数字频率合成技术是目前频率合成的主要技术之一，其输出信号具有相对较大的带宽、快速的相位捷变、极高的相位分辨率和相位连续等优点。本文的主要工作是采用SOPC结合虚拟仪器技术，进行DDS智能函数发生器的研制。 本文介绍了虚拟仪器技术的基本理论，简要阐述了仪器驱动程序、VISA等相关技术。对SOPC技术进行了深入的研究：SOPC技术是基于可编程逻辑器件的可重构片上系统，它作为SOC和CPLD/FPGA相结合的一项综合技术，结合了两者的优点，集成了硬核或软核CPU、DSP、锁相环、存储器、I/O接口及可编程逻辑，可以灵活高效地解决SOC方案，而且设计周期短，设计成本低，非常适合本设计的应用。本文还对基于DDS原理的设计方案进行了分析，介绍了DDS的基本理论以及数学综合，在研究DDS原理的基础上，利用SOPC技术，在一片FPGA芯片上实现了整个函数发生器的硬件集成。 本文就函数发生器的设计制定了整体方案，对软硬件设计原理及实现方法进行了具体的介绍，包括整个系统的硬件电路，SOPC片上系统和PC端软件的设计。在设计中，LabVIEW波形编辑软件和函数发生器二者采用异步串口进行通信。利用LabVIEW的强大功能，把波形的编辑，系统的设置放到计算机上完 成，具有人机界面友好、系统升级方便、节约硬件成本等诸多优势。同时充分利用了FPGA内部大量的逻辑资源，将DDS模块和微处理器模块集成到一个单片FPGA上，改变了传统的系统设计思路。通过对系统仿真和实际测试，结果表明该智能型函数发生器不仅能产生理想的输出信号，还具有集成度高、稳定性好和扩展性强等优点。关键词：智能型函数发生器，虚拟仪器，可编程片上系统，直接数字合成技术，NiosⅡ处理器。
上传时间： 2013-07-09
上传用户：zw380105939
近年来，在电气传动领域中三电平变频器得到了广泛的应用。三电平逆变器拓扑结构的出现为高电压、大功率变频器的实现提供了一个有效的途径。研究和开发三电平大功率变频器，无论在技术上还是在实际应用上都有十分重要的意义。本文围绕三电平大功率通用变频器的实用化技术进行了深入分析和研究。 论文首先介绍了三电平逆变器主电路的拓扑结构、控制要求、基本原理、特性和PWM控制策略以及调试中存在的问题和相关的解决方法。 中点电位不平衡是三电平拓扑结构的一个固有问题。针对这一问题，本论文分析了中点电压不平衡的根本原因，采用了一种基于滞环控制的电压平衡控制方法。该方法根据负载电流方向的不同组合，通过调整小矢量的冗余状态和作用时间，并充分考虑到中矢量对中点平衡的影响，动态调整两个电容器上的电压，同时，详细地分析了当参考电压矢量落到具有一种或两种冗余小矢量的小三角形区间时开关状态的选择、开关序列的顺序以及作用时间的分配。 基于载波的调制策略是三电平变频器采用的主要调制方式之一。本论文对所采用的基于载波的调制策略，作了深入分析，得出了相应的谐波特性。基于谐波总含量，对调制特性的优劣进行了比较，同时得出了不同载波调制策略输出电压谐波含量与调制度变化的对应关系，并通过实验和仿真对相关结果进行了验证。 主电路和控制电路的硬件设计将直接影响到变频器的运行性能。本论文介绍了在现场实际运行中变频器的主回路及其控制回路的硬件设计，采用理论计算与实践验证相结合的方法得出器件相关参数，并且针对变频器内外RCD缓冲电路在工作时所产生的电压不平衡作了分析，详细的给出了其缓冲吸收电路算法。 最后，把本文的部分研究结果应用于实际工业现场中，研制了690V/600kW的大功率中压变频器，给出了现场运行结果。运行结果表明该变频器输出波形良好，性能满足要求。
上传时间： 2013-08-04
上传用户：kirivir
用一片CPLD实现数字锁相环,用VHDL或V语言
上传时间： 2013-05-27
上传用户：hewenzhi
近些年来，随着电力电子技术的发展，电力电子系统集成受到越来越多的关注，其中标准化模块的串并联技术成为研究热点之一。输入并联输出串联型(Input-Parallel and Output-Series，IPOS)组合变换器适用于大功率高输出电压的场合。 要保证IPOS组合变换器正常工作，必须保证其各模块的输出电压均衡。本文首先揭示了IPOS组合变换器中每个模块输入电流均分和输出电压均分之间的关系，在此基础上提出一种输出均压控制方案，该方案对系统输出电压调节没有影响。选择移相控制全桥(Full-Bridge，FB)变换器作为基本模块，对n个全桥模块组成的IPOS组合变换器建立小信号数学模型，推导出采用输出均压控制方案的IPOS-FB系统的数学模型，该模型证明各模块输出均压闭环不影响系统输出电压闭环的调节，给出了模块输出均压闭环和系统输出电压闭环的补偿网络参数设计。对于IPOS组合变换器，采用交错控制，由于电流纹波抵消效应，输入滤波电容容量可大大减小；由于电压纹波抵消作用，在相同的系统输出电压纹波下，各模块的输出滤波电容可大大减小，由此可以提高变换器的功率密度。 根据所提出的输出均压控制策略，在实验室研制了一台由两个1kW全桥模块组成的IPOS-FB原理样机，每个模块输入电压为270V，输出电压为180V。并进行了仿真和实验验证，结果均表明本控制方案是正确有效的。
上传时间： 2013-06-17
上传用户：cwyd0822
随着中国二代导航系统的建设，卫星导航的应用将普及到各个行业，具有自主知识产权的卫星导航接收机的研究与设计是该领域的一个研究热点。在接收机的设计中，对于成熟技术将利用ASIC芯片进行批量生产，该芯片是专用芯片，一旦制造成型不能改变。但是对于正在研究的接收机技术，特别是在需要利用接收机平台进行提高接收机性能研究时，利用FPGA通用可编程门阵列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，进行批量生产。本课题就是基于FPGA研究GPS并行捕获技术的硬件电路，着重进行了其中一个捕获通道的设计和实现。 GPS信号捕获时间是影响GPS接收机性能的一个关键因素，尤其是在高动态和实时性要求高的应用中或者对弱GPS信号的捕获方面。因此，本文在滑动相关法基础上引出了基于FFT的并行快速捕获方法，采用自顶向下的方法对系统进行总体功能划分和结构设计，并采用自底向上的方法对系统进行功能实现和验证。 本课题以Xilinx公司的Spartan3E开发板为硬件开发平台，以ISE9.2i为软件开发平台，采用Verilog HDL编程实现该系统。并利用Nemerix公司的GPS射频芯片NJ1006A设计制作了GPS中频信号产生平台。该平台可实时地输出采样频率为16.367MHz的GPS数字中频信号。 本课题主要是基于采样率变换和FFT实现对GPS C/A码的捕获。该算法利用平均采样的方法，将信号的采样率降低到1.024 MHz，在低采样率下利用成熟的1024点FFT IP核对C/A码进行粗捕，给出GPS信号的码相位(精度大约为1/4码片)和载波的多普勒频率，符合GPS后续跟踪的要求。 同时，由于FFT算法是以资源换取时间的方法来提高GPS捕获速度的，所以在设计时，合理地采用FPGA设计思想与技巧优化系统。基于实用性的要求，详细的给出了基于FFT的GPS并行捕获各个模块的实现原理、实现结构以及仿真结果。并达到降低系统硬件资源，能够快速、高效地实现对GPS C/A码捕获的要求。 本研究是导航研究所承担的国家863课题“利用多径信号提高GNSS接收机性能的新技术研究”中关于接收机信号捕获算法的一部分，对接收机的设计具有一定的参考价值。
上传时间： 2013-07-22
上传用户：user08x
互联网、移动通信、星基导航是21世纪信息社会的三大支柱产业，而GPS系统的技术水平和发展历程代表着全世界卫星导航系统的发展状况。目前，我国已经成为GPS的使用大国，卫星导航产业链也已基本形成。然而，我们对GPS核心技术(即如何捕获卫星信号并保持对信号的跟踪)的研究还不够深入，我国GPS产品的核心部分多数还是靠进口。因此，对GPS核心技术的研究是非常紧迫的。 本文首先介绍了GPS的定位原理，之后阐述了GPS接收机的基本原理一直接扩频通信和GPS信号的结构与特性。从这些方面出发研究接收机基带处理器的捕获与跟踪设计方案。 设计过程中，先详细分析了滑动相关的捕获算法和基于FFT的快速捕获算法，并利用matlab进行了验证。由于前者灵活性好且可捕获到高精度的码相位和载波频率，适合于本文的硬件接收机，所以本文确定了滑动相关的捕获方案。 接着分析了跟踪环路的特点，跟踪模块采用码跟踪环和载波跟踪环耦合的方法实现。由于GPS系统通常工作在非常低的信噪比环境中，而非相干环在低信噪比下环路跟踪性能较好，所以码跟踪环采用非相干(DDLL)环实现。这种跟踪环路采用的鉴相器是能量鉴相器，对数据的调制和载波相位都不敏感，鉴相器不会产生不确定量。由于输入信号存在180°相位翻转，而COSTAS锁相环允许数据调制，对I支路和Q支路信号的180°相位翻转不敏感，所以载波跟踪环采用COSTAS锁相环实现。上述算法在matlab环境下得到了验证。 基带处理器电路的主要模块在Quartus II8.0开发平台上利用VHDL硬件描述语言实现。然后利用EDA仿真工具ModelSim-Altera6.1g进行了逻辑仿真。本设计满足系统功能和性能的要求，可以直接用于实时GPS接收机系统的设计中，为自主设计GPS接收机奠定了基础。 最后，由于在弱电磁环境下，捕获失锁后32PPS信号会丢失。所以设计了一个能授时和守时的算法去得到与GPS时同步的精确授时秒信号。并且实现了这个算法。
上传时间： 2013-04-24
上传用户：zuozuo1215
随着电子技术的快速发展，各种电子设备对时间精度的要求日益提升。在卫星发射、导航、导弹控制、潜艇定位、各种观测、通信等方面，时钟同步技术都发挥着极其重要的作用，得到了广泛的推广。对于分布式采集系统来说，中心主站需要对来自于不同采集设备的采集数据进行汇总和分析，得到各个采集点对同一事件的采集时间差异，通过对该时间差异的分析，最终做出对事件的准确判断。如果分布式采集系统中的各个采集设备不具有统一的时钟基准，那么得到的各个采集时间差异就不能反映出实际情况，中心主站也无法准确地对事件进行分析和判断，甚至得出错误的结论。因此，时钟同步是分布式采集系统正常运作的必要前提。 目前国内外时钟同步领域常用的技术有GPS授时技术，锁相环技术和IRIG-B 码等。GPS授时技术虽然精度高，抗干扰性强，但是由于需要专用的GPS接收机，若单纯使用GPS 授时技术做时钟同步，就需要在每个采集点安装接收机，成本较高。锁相环是一种让输出信号在频率和相位上与输入参考信号同步的技术，输出信号的时钟准确度和稳定性直接依赖于输入参考信号。IRIG-B 码是一种信息量大，适合传输的时间码，但是由于其时间精度低，不适合应用于高精度时钟同步的系统。基于上述分析，本文结合这三种常用技术，提出了一种基于FPGA的分布式采集系统时钟同步控制技术。该技术既保留了GPS 授时的高精确度和高稳定性，又具备IRIG-B时间码易传输和低成本的特性，为分布式采集系统中的时钟同步提供了一种新的解决方案。 本文中的设计采用了Ublox公司的精确授时GPS芯片LEA-5T，通过对GPS芯片串行时间信息解码，获得准确的UTC时间，并实现了分布式采集系统中各个采集设备的精确时间打码。为了能够使整个分布式采集系统具有统一的高精度数据采集时钟，本论文采用了数模混合的锁相环技术，将GPS 接收芯片输出的高精度秒信号作为参考基准，生成了与秒信号高精度同步的100MHZ 高频时钟。本文在FPGA 中完成了IRIG-B 码的编码部分，将B 码的准时标志与GPS 秒信号同步，提高了IRIG-B 码的时间精度。在分布式采集系统中，IRIG-B时间码能直接通过串口或光纤将各个采集点时间与UTC时间统一，节约了各点布设GPS 接收机的高昂成本。最后，通过PC104总线对时钟同步控制卡进行了数据读取和测试，通过实验结果的分析，提出了改进方案。实验表明，改进后的时钟同步控制方案具有很高的时钟同步精度，对时钟同步技术有着重大的推进意义！
上传时间： 2013-08-05
上传用户：lz4v4
