介绍了利用数字信号处理芯片TMS320LF2407A实现触摸式MP3播放器设计的方案。采用芯片VS1003B进行MP3的解码，减轻了系统的负担。采用ILI9320为驱动器的真彩彩屏，并采用TM7843为控制器的4线电阻式触摸屏作为人机交互平台，实现了MP3等文件的播放、歌词的同步显示以及彩图显示等功能，相关文件存储在SD卡中。
上传时间： 2013-11-08
上传用户：熊少锋
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2013-11-23
上传用户：青春给了作业95
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-12
上传用户：han_zh
为了实现UHF RFID密集天线切换，需要在切换电路之间传输控制信号、电源和900 MHz射频信号3种信号，采用传统做法需要3股电缆分别传输3种信号。切换电路利用MCU、晶体管、电阻、电容等简单器件的组合，可完成3种信号的合成和分离工作。通过MCU盘查天线切换系统的接入天线情况和天线切换控制。由此得到了一种较简单的电路，实现了一根同轴电缆传输3种信号，使整个系统连接简洁可靠。
上传时间： 2013-12-06
上传用户：kbnswdifs
本书全面论述了信号完整性问题。主要讲述了信号完整性和物理设计概论，带宽、电感和特性阻抗的实质含义，电阻、电容、电感和阻抗的相关分析，解决信号完整性问题的四个实用技术手段
上传时间： 2013-11-14
上传用户：372825274
针对太浦闸监控系统现场控制单元现场总线通信网络存在的问题，根据现场勘测分析，得出可能导致此问题的原因有：网络拓扑结构不合理、总线特性阻抗的连续性不好、系统保护措施不够，提出了采用RS485 集线器来实现星型接法，使网络拓扑结构合理，并通过其光电隔离的防雷的功能，加强系统的保护，同时在总线的终端串接电阻来改善总线特性阻抗的连续性，对原有现场总线通信网络进行改造。改造后系统运行稳定可靠，效果良好。
上传时间： 2013-10-16
上传用户：agent
触摸知识
上传时间： 2013-11-11
上传用户：yl8908
W-RXM2013基于高性能ASK无线超外差射频接收芯片 设计，是一款完整的、体积小巧的、低功耗的无线接 收模块。 模块采用超高性价比ISM频段接收芯片设计 主要设定为315MHz-433MHz频段，标准传输速率下接 收灵敏度可达到-115dbm。并且具有行业内同类方案W-RXM2013 Micrel、SYNOXO、PTC等知名品牌的芯片所不具备的超强抗干扰能力。外围省去10.7M的中频 器件模块将芯片的使能脚引出，可作休眠唤醒控制，也可通过电阻跳线设置使能置高控制。 本公司推出该款模块力求解决客户开发产品过程中无线射频部分的成本压力，为客户提供 性能卓越价格优势突出的电子组件。模块接口采用金手指方式,方便生产及应用。天线输入部 分可以将接收天线焊接在模块上面，也可以通过接口转接至客户主机板上，应用非常灵活。 优势应用：机电控制板、电源控制板、高低温环境数据监测等复杂条件下 的控制指令的无线传输。 1.1 基本特性 λ ●省电模式下，低电流损耗 ●方便投入应用 ●高效的串行编程接口 ●工作温度范围：﹣40℃～＋85℃ ●工作电压：2.4~ 5.5 Volts. ●有效频率：250-348Mhz, 400-464Mhz ●灵敏度高（-115dbm）、功耗低在3.5mA@315MHz应用下 ●待机电流小于1uA，系统唤醒时间5ms（RF Input Power=-60dbm）
上传时间： 2013-10-08
上传用户：dapangxie
介绍了各种传感器
上传时间： 2014-02-06
上传用户：a1054751988
一个适用范围广的温度传感器，很好用的
上传时间： 2014-01-19
上传用户：wch1989
