虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

电流转电压模块

  • 多路电压采集系统

    多路电压采集系统一、实验目的1.熟悉可编程芯片ADC0809,8253的工作过程,掌握它们的编程方法。2.加深对所学知识的理解并学会应用所学的知识,达到在应用中掌握知识的

    标签: 多路 电压采集

    上传时间: 2013-06-30

    上传用户:cursor

  • 基于FPGA的回波抵消器设计与实现

    回波抵消器在免提电话、无线产品、IP电话、ATM语音服务和电话会议等系统中,都有着重要的应用。在不同应用场合对回波抵消器的要求并不完全相同,本文主要研究应用于电话系统中的电回波抵消器。电回波是由于语音信号在电话网中传输时由于阻抗不匹配而产生的。 传统回波抵消器主要是基于通用DSP处理器实现的,这种回波抵消器在系统实时性要求不高的场合能很好的满足回波抵消的性能要求,但是在实时性要求较高的场合,其处理速度等性能方面已经不能满足系统高速、实时的需要。现代大容量、高速度的FPGA的出现,克服了上诉方案的诸多不足。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题,且其灵活的可配置特性使得FPGA构成的DSP系统非常易于修改、测试和硬件升级。 本文研究目标是如何在FPGA芯片上实现回波抵消器,完成的主要工作有: (1)深入研究了回波抵消器各模块算法,包括自适应滤波算法、远端检测算法、双讲检测算法、NLP算法、舒适噪声产生算法,并实现了这些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的设计流程与实现方法,并利用硬件描述语言Verilog HDL实现了各部分算法。 (3)在OuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。并在FPGA硬件平台上实现了该系统。 (4)根据ITU-T G.168的标准和建议,对设计进行了大量的主、客测试,各项测试结果均达到或优于G.168的要求。

    标签: FPGA 回波抵消器

    上传时间: 2013-06-23

    上传用户:123啊

  • 常用产品抗扰度标准和测试方法

    主要讲述静电放电、射频辐射电磁场、电快速瞬变脉 冲群、雷击浪涌、由射频场引起的传导干扰、工频磁场、 电压跌落和衰减振荡波等八项抗扰度试验,其中前七项试 验在通用抗扰度标准中已经见到;后一项试验(衰减振荡 波抗扰度试验)则在电力系统设备的抗扰度试验中经常可 以见到。考虑到国内在引进生产家用电器的企业中经常采 用的高频噪声模拟器,本章予以补充介绍。此外,汽车工 业在我国的迅速发展,拉动了与之配套的汽车电子与电器 行业的迅速发展。对后者的质量控制与检测问题便成为业 内人士所关注的一个热点。

    标签: 抗扰度 标准 测试方法

    上传时间: 2013-05-24

    上传用户:fxf126@126.com

  • 中兴电磁兼容设计讲座

    中兴电磁兼容设计讲座(PPT 84)的资料简介: 静电放电抗扰性试验(.2) 射频电磁场辐射抗扰性试验(.3) 电快速瞬变脉冲群抗扰性试验(.4) 雷击浪涌抗扰性试验(.5) 射频场传导抗扰性试验(.6) 工频磁场抗扰性试验(.8) 电压瞬时跌落,短时中断和电压渐 变的抗扰性试验(.11)

    标签: 中兴 电磁兼容设计 讲座

    上传时间: 2013-06-14

    上传用户:15510133306

  • DDR2SDRAM存储器接口设计

    内部存储器负责计算机系统内部数据的中转、存储与读取,作为计算机系统中必不可少的三大件之一,它对计算机系统性能至关重要。内存可以说是CPU处理数据的“大仓库”,所有经过CPU处理的指令和数据都要经过内存传递到电脑其他配件上,因此内存性能的好坏,直接影响到系统的稳定性和运行性能。在当今的电子系统设计中,内存被使用得越来越多,并且对内存的要求越来越高。既要求内存读写速度尽可能的快、容量尽可能的大,同时由于竞争的加剧以及利润率的下降,人们希望在保持、甚至提高系统性能的同时也能降低内存产品的成本。面对这种趋势,设计和实现大容量高速读写的内存显得尤为重要。因此,近年来内存产品正经历着从小容量到大容量、从低速到高速的不断变化,从技术上也就有了从DRAM到SDRAM,再到DDR SDRAM及DDR2 SDRAM等的不断演进。和普通SDRAM的接口设计相比,DDR2 SDRAM存储器在获得大容量和高速率的同时,对存储器的接口设计也提出了更高的要求,其接口设计复杂度也大幅增加。一方面,由于I/O块中的资源是有限的,数据多路分解和时钟转换逻辑必须在FPGA核心逻辑中实现,设计者可能不得不对接口逻辑进行手工布线以确保临界时序。而另一方面,不得不处理好与DDR2接口有关的时序问题(包括温度和电压补偿)。要正确的实现DDR2接口需要非常细致的工作,并在提供设计灵活性的同时确保系统性能和可靠性。 本文对通过Xilinx的Spartan3 FPGA实现DDR2内存接口的设计与实现进行了详细阐述。通过Xilinx FPGA提供了I/O模块和逻辑资源,从而使接口设计变得更简单、更可靠。本设计中对I/O模块及其他逻辑在RTL代码中进行了配置、严整、执行,并正确连接到FPGA上,经过仔细仿真,然后在硬件中验证,以确保存储器接口系统的可靠性。

    标签: DDR2SDRAM 存储器 接口设计

    上传时间: 2013-06-08

    上传用户:fairy0212

  • 激光光谱探测中快速傅里叶变换

    激光光谱探测是激光侦查、激光告警、污染物检测等领域中采用的重要技术。通过对来袭激光的光谱特征进行识别,可以为光电对抗提供依据。本文在分析和研究现有激光光谱探测技术的基础上,提出了通过非扫描M-Z干涉法来获取激光信号的相干图,并对该图进行快速傅立叶变换,从而实时获得激光光谱的技术。 在研究中,由M-Z干涉具形成的激光干涉条纹经CCD相机转换后以时间序列依次输出电信号,该时间序列的快速傅立叶变换用FPGA实现。论文依据告警系统响应时间和信噪比的要求,确定了探测器阵列的结构类型和有关参数;设计了CCD相机和FPGA的接口电路;编写了数据传输和存储模块。 在快速傅立叶变换的实现上,首先确定了采用基2按时间抽取的方法作为实现算法;应用型号为XC3S400的FPGA芯片,依靠ISE8.1软件开发平台,用硬件语言编写了精度为10位,序列长度为512点的快速傅里叶变换程序,并将所有程序成功下载到FPGA的配置芯片中。 此外,论文还设计了显示、电压转换、FPGA配置电路。最后,对设计的快速傅里叶变换模块进行了测试,将FPGA运算结果与理论计算结果进行了比较,结果表明FPGA计算结果达到应有的精度,运行速度可以满足激光光谱的实时探测要求。

    标签: 激光 光谱 探测 快速傅里叶变换

    上传时间: 2013-08-04

    上传用户:hzy5825468

  • 变压器短路计算

     供电网络中发生短路时,很大的短路电流会使电器设备过热或受电动力作用而遭到损坏,同时使网络内的电压大大降低,因而破坏了网络内用电设备的正常工作。为了消除或减轻短路的后果,就需要计算短路电流,以正确地选择电器设备、设计继电保护和选用限制短路电流的元件。

    标签: 变压器 短路 计算

    上传时间: 2013-05-29

    上传用户:dylutao

  • 基于FPGA的智能卡加密模块

    随着计算机和信息技术的飞速发展,信息的安全性越来越受到人们的重视。敏感信息的电子化在使用户得到便利的同时,数据、资源免泄漏也成为了人们必须注意的一个大隐患。在这个信息全球化的时代,病毒、黑客、电子窃听欺骗、网络攻击都是人们所必须面对的重大问题。出于这种需要,加密自然吸引了人们的注意力,而传统的软件加密技术已经越来越不能满足信息安全对运算速度和系统安全性的需求,硬件设施的开发显示出其重要性,硬件加密模块的地位也越来越重要。但其安全性仍存在着一定的问题,对安全性研究仍是不可放松的一个重要问题。 本文介绍了目前几种流行加密算法及标准,并对典型的公钥密码标准RSA进一步说明。RSA算法可以进行数字签名、数据加/解密,将其应用于数据安全领域具有很大的意义。针对于目前硬件加解密相对于软件加解密的种种优势,论文重点研究RSA算法的基于硬件FPGA的设计实现方案。FPGA是近几年的超大规模集成电路设计的焦点,其速度及成本等都占有一定的优势。对RSA算法的FPGA设计,论文主要研究两方面的内容:密钥生成部分中的素数检测问题和加/解密算法中关键瓶颈--大数模乘及模幂运算。并进行了软硬件的仿真、验证与测试。论文对RSA设计模块的可应用领域之一--智能卡及其安全性做了简单的介绍,并对论文所研究实现的模块在其中的应用进行了说明,从而体现了其实际应用价值。

    标签: FPGA 智能卡 加密模块

    上传时间: 2013-07-06

    上传用户:juyuantwo

  • 模电基础之波形发生电路

    模电基础之波形发生电路 本教程网上收集的,供大家学习参考. 在学习过程中建议大家边学边用仿真软件对电路进行验证

    标签: 模电 波形发生 电路

    上传时间: 2013-04-24

    上传用户:Jason1990

  • 高精度智能测时仪的设计

    区截装置测速法是现代靶场中弹丸测速的普遍方法,测时仪作为区截装置测速系统的主要组成部分,其性能直接影响弹丸测速的可靠性和精度。本文根据测时仪的发展现状,按照设计要求,设计了一种基于单片机和FPGA的高精度智能测时仪,系统工作稳定、操作方便、测时精度可达25ns。 本文详细给出了系统的设计方案。该方案提出了一种在后端用单片机处理干扰信号的新方法,简化了系统硬件电路的设计,提高了测时精度;提出了一种基于系统基准时间的测时方案,相对于传统的测时方法,该方案为分析试验过程提供了有效数据,进一步提高了系统工作的可靠性;给出了一种输入信息处理的有效方法,保证了系统工作的稳定性。 本文设计了系统FPGA逻辑电路,包括输入信号的整形滤波、输入信号的捕捉、时基模块、异步时钟域间数据传递、与单片机通信、单片机I/O总线扩展等;实现了系统单片机程序,包括单片机和。FPGA的数据交换、干扰信号排除和弹丸测速测频算法的实现、LCD液晶菜单的设计和打印机的控制、FLASH的读写、上电后对FPGA的配置、与上位机的通信等;分析了系统的误差因素,给出了系统的误差和相对误差的计算公式;通过实验室模拟测试以及靶场现场测试,结果表明系统工作可靠、精度满足设计要求、人机界面友好。

    标签: 高精度 仪的设计

    上传时间: 2013-07-25

    上传用户:pwcsoft