近年来LED显示技术发展迅速,LED全彩显示屏得到了广泛的应用.LED显示技术涵盖了微机控制、视频、光学、机械和数字图像处理等多种技术.针对现有LED显示系统数据传输和显示存在的缺陷和开发难度,本文提出并实现了一种新型的LED显示系统方案.该方案把ARM处理器应用到LED显示屏中,采用FPGA技术开发了LED显示屏系统.本文主要讨论了利用网络传输LED显示数据的实现方法,包括嵌入式系统的设计以及TCP/IP协议的实现等分析和设计工作.全文分为七章,首先提出现有LED显示系统数据传输和显示存在的缺陷和开发难度,然后提出新的LED显示系统方案,并论证该方案的可行性.接着阐述了作者采用的嵌入式系统的设计方法和过程.第三章和第四章是嵌入式系统的设计和TCP/IP协议的实现,其中包括硬件和软件的设计以及嵌入式操作系统μ C/OS-Ⅱ的移植.详细地分析了基于LPC2214芯片的操作系统移植步骤和过程.本文使用的是1wIP网关协议,把其应用于μ C/OS-Ⅱ,实现了LED显示屏的网络通信,还分析了RTL8019芯片的工作过程,编写了有关驱动代码.在第五章和第六章中阐述了LED显示屏显示原理和利用FPGA实现LED显示的驱动开发过程,利用占空比法实现LED显示屏的灰度显示,使用VHDL语言描述LED显示屏的灰度实现逻辑.最后根据本文的方案实现了LED显示屏的彩色显示,通过分析比较,该方案可行并且达到了预定的要求.
上传时间： 2013-04-24
上传用户：yoleeson
AD程序实现模拟量到数字量的转换功能； CAN程序实现CAN总线通讯功能； keyboard_check程序实现键盘的扫描查询方式输入； keyboard_disturb程序实现PORTB的"电平变化中断"进行键盘的输入； led0-8程序实现在8个LED上依次显示1~8数字； PWM程序用于使CCP1模块产生分辨率为10位的PWM波形，占空比为50%； RS-232程序通过RS-232接口来完成PC计算机与单片机之间的通信； simple_POARD程序为外围功能模块简单应用实例，点亮与PORTD口相连的八个发光二极管； stopwatch程序实现计时秒表功能，时钟显示范围00.00～99.99秒，分辨度为0.01秒； switchinput程序用于开关量的输入（采用SPI总线），并显示在与D口相连的LED上； wakeup程序实现PIC18F458的休眠工作方式，并由实验板上的按键产生"电平变化中断"将其从休眠状态中激活； WDT程序实现"看门狗"WDT的功能； Yejing程序实现液晶显示器的接口和显示功能。
上传时间： 2013-06-04
上传用户：GHF
GPS技术在导航、定位及精确打击等方面产生了重要影响，已经广泛地应用在各种武器平台上。但是，在干扰环境下也显现出许多问题。由于其到达地球表面的信号极其微弱(-160dBW)，在现在复杂的电磁环境中容易受到干扰，尤其是C/A码信号更易受到干扰，并且随着导航战的发展对GPS的抗干扰已成为争取导航资源的有效措施。因此，研究干扰环境下的GPS接收机设计具有重要意义。 本文首先简要介绍了GPS信号的结构及构成，通过对GPS信号特征以及接收机抗干扰能力的分析，结合干扰对接收机的作用方式及效果，确定GPS最易受的干扰类型为阻塞式干扰，然后针对这种干扰类型提出了一种有效的抗干扰技术-----自适应调零天线技术。接下来，着重研究了GPS接收机在此抗干扰技术前提下的若干抗干扰方法，并对其进行了详细的分析和讨论。 研究过程中，通过对最佳化准则和空域自适应滤波的理解，首先对不同天线阵列结构进行了性能仿真和比较分析，然后在对称圆形天线阵列的基础上对空域自适应算法进行了仿真分析，针对其自由度有限的问题接着对空时滤波方法做了详细讨论，在7元对称圆形阵列的基础上仿真说明了二者各自的优缺点。考虑到实际的干扰环境和本课题研究的初期阶段，因此选用了适合本课题干扰环境的空域滤波方法，并对其自适应算法进行了适当的改进，使得其抗干扰性能获得了一定程度的改善。 最后，详细说明了该接收机抗干扰模块的FPGA实现原理。详细给出了顶层及各子模块的设计流程与RTL视图，实验结果验证了该算法的有效性。
上传时间： 2013-06-03
上传用户：xfbs821
纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码，在线性分组码中，它具有最强的纠错能力，既能纠正随机错误，也能纠正突发错误，在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛的应用。 DVD是一种高容量的存储媒质。DVD技术的应用很广泛，在数字技术中占有重要地位。DVD系统中采用里德-所罗门乘积码(RS-PC：Reed-Solomon ProductCode)进行纠错，RS码译码器在伺服芯片中具有重要作用。 FPGA在开发阶段具有安全、方便、可随时修改设计等不可替代的优点，在电子系统中采用FPGA可以极大的提升硬件系统设计的灵活性，可靠性，同时提高硬件开发的速度和降低系统的成本。FPGA的固有优点使其得到越来越广泛的应用，FPGA设计技术也被越来越多的设计人员所掌握。 本文首先介绍了编码理论和常用的RS编译码算法，提出RS编码器实现方案，详细分析了译码器的ME算法和改进BM算法的实现，针对ME算法提出了一种流水线结构的纠删纠错RS译码器实现方案，在译码器复杂度和延时上作了折衷，降低了译码器的复杂度并提高了最高工作频率，利用有限域乘法器的特性对编译码电路进行优化。这些技术的采用大大的提高了RS编译码器的效率，节省了RS编译码器占用的资源。在Xilinx公司的Virtex-II系列FPGA上设计并成功实现了RS(208，192)编译码器。
上传时间： 2013-07-20
上传用户：xinshou123456
本书结合 目前高压电器的运行、操作、维护、检修中存在的问题, 系统地介 绍了电流互感器、电流互感器的故障诊断与处理, 电压互感器、电压互感器的故 障诊断与处理、互感器的检测与试验、现代互感器、少油断路器、真空断路器、真 空断路器的故障诊断与处理、真空断路器操作过电压、SF6 断路器、SF6 断路器的 故障诊断与处理、断路器操作机构等 内容, 以问答形式深入浅出地阐述了高压 电器运行、维护、检修中经常涉及的电工理论知识和实际操作技能。
上传时间： 2013-05-28
上传用户：RedLeaves1995
汽车工业在国民经济增长中发挥着越来越重要的作用。近几年，虽然我国的汽车工业已经得到了飞速的发展，但汽车ECU(Electronic Control Unit)的设计制造一直无法实现国产化，严重制约了汽车工业的发展。针对这个现状，本课题对于ECU的设计进行了初步研究。首次尝试了基于SOPC技术的ECU系统设计，并利用dSPACE实时仿真发动机，完成了ECU的硬件在回路仿真，对控制效果进行了测试和分析。 目前，市场上的ECU系统都是基于专用单片机的。本文首先对现有的汽车发动机控制器结构进行了分析比较，总结出ECU的主要组成部件；而后通过各类方案的对比，确定了本课题采用基于FPGA的嵌入NIOS Ⅱ软核的SOPC技术方案。 之后，进行了汽车发动机模型搭建和控制算法的设计。发动机模型以Hendricks提出的均值模型为基础，参考mathworks公司的发动机建模方案进行设计。并在该模型基础上，参考Fekete提出的针对多缸发动机的基于模型的空燃比控制策略和mathworks发动机控制方案，建立了以控制空燃比为核心的发动机喷油控制算法。并通过simulink的仿真，验证了模型和算法的合理有效性。 基于系统设计总体方案，完成了ECU硬件电路设计，并在该系统中完成了上述算法的移植和优化。最后，利用dSPACE实时仿真发动机，进行ECU的硬件在回路仿真，对本文设计的ECU系统进行了测试。证实了该ECU方案在空燃比控制方面取得了较好的效果。 本论文以大量的图示形式介绍了发动机模型和系统软硬件设计，使得系统结构和软件流程等一目了然，浅显易懂。同时论文中采用的基于SOPC技术的ECU设计具有一定创新性，对于其他ECU系统的开发和设计具有一定指导意义。
上传时间： 2013-07-11
上传用户：小眼睛LSL
BP2808是一款驱动LED的恒流控制芯片，系统应用电压范围从12VDC 到600VDC，占空比从0-100%。支持交流85V-265V 输入，主要应用于非隔离的LED驱动系统
上传时间： 2013-04-24
上传用户：rocketrevenge
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时，减小时钟偏差，本文设计了内置于FPGA芯片中的延迟锁相环，采用一种全数字的电路结构，将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路，和延时补偿调整电路，配合特定的控制逻辑电路，完成时钟延时补偿。在输入时钟频率不变的情况下，只需一次调节过程即可完成输入输出时钟的同步，锁定时间较短，噪声不会积累，抗干扰性好。 在Smic0.18um工艺下，设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz，最大抖动时间为35ps，锁定时间为13个输入时钟周期。另外，完成了时钟相移电路的设计，实现可编程相移，为用户提供与输入时钟同频的相位差为90度，180度，270度的相移时钟；时钟占空比调节电路的设计，实现可编程占空比，可以提供占空比为50/50的时钟信号；时钟分频电路的设计，实现频率分频，提供1.5，2，2.5，3，4，5，8，16分频时钟。
上传时间： 2013-07-06
上传用户：LouieWu
介绍了一种运用FPGA开发软件Quartus II设计的数字频率计。该数字频率计的1 Hz～1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途，其测试结果由3 只七段数码
上传时间： 2013-05-22
上传用户：qb1993225
随着第三代移动通信系统(3G)向商业化的迈进，以及超三代(Beyond 3G) 或被称之为第四代(4G)移动通信系统的发展，对更高速率、更大容量和更好服务质量的通信系统的需求正在不断增长。另一方面，可利用的无线频谱资源是有限...
上传时间： 2013-04-24
上传用户：mslj2008
