数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。
上传时间： 2013-11-15
上传用户：yjj631
武汉七叶电子低压无线电力远程集中抄表系统 先进成熟 基于Arm9+Linux+嵌入式数据库开发，采用工业级的Arm9芯片，将强大稳定的Linux操作系统，与快速、高效、健壮的嵌入式数据库技术运用于本系统，使本系统目前在全国范围内同类产品中具有不用争辩、无法比拟和普遍认同的先进性。 另外，上行信道采用多路复用PPP技术，使用Linux协议栈，支持短信、语音、数据、AT命令并发，不仅上线快、数据传输迅速可靠，而且拥有了强大的远程测控、调试、维护升级手段。
上传时间： 2013-12-30
上传用户：hebanlian
阵列信号处理是当前信号处理的热门方向，为信号处理带来极大的方便，阵列信号处理中的各通道不一致问题将会给阵列信号处理带来影响，很多文献中介绍过关于自适应幅相误差校正的理论及方法，但实现起来都比较耗费资源和时间，且效果有待实践验证。提出一种工程上可实现且计算量较小的通道校正方法-查表法。通过仿真，结果表明此方法可以对特定来向的有用信号进行较为准确的校正。
上传时间： 2014-01-12
上传用户：fxf126@126.com
单片射频收发器nrf905由频率合成器、接收解调器、功率放大器、晶体振荡器和调制器等组成, 不需外加声表滤波器.
上传时间： 2013-11-19
上传用户：ve3344
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。
上传时间： 2013-10-22
上传用户：emhx1990
一个解析xml到数据表的程序，用jbuilder9完成。另外，里面已包含可执行文件，大家可以运行看看。先选中一个xml文件，单击确定按钮，就会将xml中数据以表格形式显示出来。
上传时间： 2014-01-09
上传用户：qiao8960
—图数据类型的实现——问题描述：图是一种较线性表和树更为复杂的数据结构。在图形结构中，结点之间的关系是任意的，任意两个数据元素之间都可能相关，因此，图的应用非常广泛，已渗入到诸如语言学‘逻辑学、物理、化学、电讯工程、计算机科学及数学的其它分支中。因此，实现图这种数据类型也尤为重要，在该练习中即要实现图的抽象数据类型。基本要求：2、 定义出图的ADT；3、 采用邻接矩阵及邻接表的存储结构（有向图也可使用十字链表）实现以下操作：a. 构造图 b. 销毁图 c. 定位操作d. 访问图中某个顶点的操作e. 给图中某个顶点赋值的操作f. 找图中某个顶点的第一个邻接点g. 找出图G中顶点v相对于w的下一个邻接点h. 在图G中添加新顶点vi. 删除图G中顶点vj. 在图G中插入一条边k. 在图G中删除一条边l. 实现图的深度遍历操作m. 实现图的广度遍历操作参考提示：具体内容参看教科书本156页实验要求：对于以上具体操作要求实现时有良好的用户交互界面。详细设计、编码、测试。
上传时间： 2015-03-13
上传用户：saharawalker
RSA算法 :首先, 找出三个数, p, q, r, 其中 p, q 是两个相异的质数, r 是与 (p-1)(q-1) 互质的数...... p, q, r 这三个数便是 person_key，接著, 找出 m, 使得 r^m == 1 mod (p-1)(q-1)..... 这个 m 一定存在, 因为 r 与 (p-1)(q-1) 互质, 用辗转相除法就可以得到了..... 再来, 计算 n = pq....... m, n 这两个数便是 public_key ，编码过程是, 若资料为 a, 将其看成是一个大整数, 假设 a < n.... 如果 a >= n 的话, 就将 a 表成 s 进位 (s
标签： person_key RSA 算法
上传时间： 2013-12-14
上传用户：zhuyibin
题目:稀疏矩阵是指那些多数元素为0的矩阵.利用稀疏特点进行存储和计算可以大大节省存储空间,提高计算效率.实现一个能进行稀疏矩阵基本运算的运算器.基本要求:以带行逻辑连接信息的3元组顺序表表示稀疏矩阵,实现两个矩阵相加,相减和相乘的运算.矩阵的输入形式采用3元组表示,而运算结果的矩阵则以通常的阵列形式列出.概要设计:1.以带行逻辑连接信息的3元组顺序表表示稀疏矩阵2.本程序包含2个模块:(1) 各集合定义模块(2) 主程序模块
上传时间： 2013-12-18
上传用户：love_stanford
7400 2输入端四与非门 7401 集电极开路2输入端四与非门 7402 2输入端四或非门 7403 集电极开路2输入端四与非门 7404 六反相器 7405 集电极开路六反相器 7406 集电极开路六反相高压驱动器 7407 集电极开路六正相高压驱动器 7408 2输入端四与门 7409 集电极开路2输入端四与门 7410 3输入端3与非门 74107 带清除主从双J-K触发器 74109 带预置清除正触发双J-K触发器 7411 3输入端3与门 74112 带预置清除负触发双J-K触发器 7412 开路输出3输入端三与非门 74121 单稳态多谐振荡器 74122 可再触发单稳态多谐振荡器 74123 双可再触发单稳态多谐振荡器 74125 三态输出高有效四总线缓冲门 74126 三态输出低有效四总线缓冲门 7413 4输入端双与非施密特触发器 74132 2输入端四与非施密特触发器 74133 13输入端与非门 74136 四异或门 74138 3-8线译码器/复工器 74139 双2-4线译码器/复工器 7414 六反相施密特触发器 74145 BCD—十进制译码/驱动器 7415 开路输出3输入端三与门 74150 16选1数据选择/多路开关 74151 8选1数据选择器 74153 双4选1数据选择器 74154 4线—16线译码器
上传时间： 2014-01-10
上传用户：jackgao
