单片机的结构原理解析 一、单片机的外部结构拿到一块芯片，想要使用它，首先必须要知道怎样连线，我们用的一块称之为 89C51 的芯片，下面我们就看一下如何给它连线。1、电源：这当然是必不可少的了。单片机使用的是 5V 电源，其中正极接40 引脚，负极（地）接20 引脚。2、振蒎电路：单片机是一种时序电路，必须提供脉冲信号才能正常工作，在单片机内部已集成了振荡器，使用晶体振荡器，接18、19 脚。只要买来晶振，电容，连上就可以了，按图1 接上即可。3、复位引脚：按图 1 中画法连好，至于复位是何含义及为何需要复要复位，在单片机功能中介绍。4、EA 引脚：(2051 没有 )EA 引脚接到正电源端。至此，一个单片机就接好，通上电，单片机就开始工作了。我们的第一个任务是要用单片机点亮一只发光二极管 LED，按照这个图的接法，当1 脚是高电平时，LED 不亮，只有1 脚是低电平时，LED 才发亮。因此要1 脚我们要能够控制，也就是说，我们要能够让1 引脚按要求变为高或低电平。即然我们要控制1 脚，就得给它起个名字，总不能就叫它一脚吧？叫它什么名字呢？设计51 芯片的INTEL 公司已经起好了，就叫它P1.0，这是规定，不可以由我们来更改。在 2051 中叫P1_0，取决于包含的*.h 文件，可以到at892051.h 或 reg51.h 中看一看。
上传时间： 2013-10-29
上传用户：段璇琮*
单片机的硬件结构 2.3 MCS-51的CPU由运算器和控制器所构成2.3.1 运算器对操作数进行算术、逻辑运算和位操作。1．算术逻辑运算单元ALU2．累加器A使用最频繁的寄存器，可写为Acc。A的作用：（1）是ALU单元的输入之一，又是运算结果存放单元。（2）数据传送大多都通过累加器A。（3）A的进位标志Cy同时又是位处理机的位累加器。
上传时间： 2013-10-20
上传用户：蒋清华嗯
如何使用S12X MCU 上的外设协处理器XGATE XGATE 是一个16 位的精简指令集内核（见图1-1 XGATE 编程模式）。内核拥有8 个16 位通用寄存器R0～R7，1 个程序计数器PC，一个4 位的条件码寄存器CCR。其中R0 恒为0，可用于对变量的快速清零或置位.
上传时间： 2013-10-18
上传用户：wangrong
LSI逻辑公司的低成本语音处理器 目前，对适合家庭和小办公室应用的Voice over IP (VoIP)的解决方案的需求在不断增长。市场需求的是非常低成本的两到四路语音话路。LSI逻辑公司的解决方案能够以非常低的成本却非常有效地处理高达四路的语音话路，并且可在电话适配器、宽带调制解调器以及路由器、网关中得到广泛应用。这些产品的基本组成部分包括语音处理子系统、主处理器、网络接口和用户线路接口（SLIC）设备。
上传时间： 2013-10-14
上传用户：acwme
高可靠性8位/16位All flash MCU结构、特点及应用 目录NEC的MCU产品系列介绍NEC “全闪存单片机” 的特点NEC 8位MCU产品NEC 8位MCU特色功能介绍NEC 16位MCU特色功能介绍
上传时间： 2013-11-22
上传用户：ouyangmark
NXP半导体设计的LPC3000系列ARM芯片，适用于要求高性能和低功耗结合的嵌入式应用中。 NXP通过使用90纳米的处理技术，将一个带有矢量浮点协处理器的ARM926EJ-S CPU内核与一系列包括USB On-The-Go在内的标准外设结合起来，从而实现LPC3000的性能目标。LPC3000系列ARM可工作在高于266MHz的CPU频率下。ARM926EJ-S CPU内核加入5级流水处理并采用哈佛结构。该内核还具有一个完整的存储器管理单元（MMU），以提供支持现代操作系统多程序设计所需的虚拟存储器功能。ARM926EJ-S CPU内核还包含了带有单周期MAC操作的一系列DSP指令扩展，以及Jazelle Java字节代码执行。NXP实现的器件具有一个32kB指令高速缓存和32kB数据高速缓存。
上传时间： 2013-11-20
上传用户：xiaowei314
ARM处理器的工作模式 ARM处理器状态 ARM微处理器的工作状态一般有两种，并可在两种状态之间切换：第一种为ARM状态，此时处理器执行32位的字对齐的ARM指令；第二种为Thumb状态，此时处理器执行16位的、半字对齐的Thumb指令。在程序的执行过程中，微处理器可以随时在两种工作状态之间切换，并且，处理器工作状态的转变并不影响处理器的工作模式和相应寄存器中的内容。但ARM微处理器在开始执行代码时，应该处于ARM状态。 ARM处理器状态 进入Thumb状态：当操作数寄存器的状态位（位0）为1时，可以采用执行BX指令的方法，使微处理器从ARM状态切换到Thumb状态。此外，当处理器处于Thumb状态时发生异常（如IRQ、FIQ、Undef、Abort、SWI等），则异常处理返回时，自动切换到Thumb状态。 进入ARM状态：当操作数寄存器的状态位为0时，执行BX指令时可以使微处理器从Thumb状态切换到ARM状态。此外，在处理器进行异常处理时，把PC指针放入异常模式链接寄存器中，并从异常向量地址开始执行程序，也可以使处理器切换到ARM状态。ARM处理器模式 ARM微处理器支持7种运行模式，分别为：用户模式(usr)：ARM处理器正常的程序执行状态。快速中断模式(fiq)：用于高速数据传输或通道处理。外部中断模式(irq)：用于通用的中断处理。管理模式(svc)：操作系统使用的保护模式。数据访问终止模式(abt)：当数据或指令预取终止时进入该模式，可用于虚拟存储及存储保护。系统模式(sys)：运行具有特权的操作系统任务。定义指令中止模式(und)：当未定义的指令执行时进入该模式，可用于支持硬件协处理器的软件仿真。ARM处理器模式 ARM微处理器的运行模式可以通过软件改变，也可以通过外部中断或异常处理改变。大多数的应用程序运行在用户模式下，当处理器运行在用户模式下时，某些被保护的系统资源是不能被访问的。 除用户模式以外，其余的所有6种模式称之为非用户模式，或特权模式；其中除去用户模式和系统模式以外的5种又称为异常模式，常用于处理中断或异常，以及需要访问受保护的系统资源等情况。ARM寄存器 ARM处理器共有37个寄存器。其中包括：31个通用寄存器，包括程序计数器(PC)在内。这些寄存器都是32位寄存器。以及6个32位状态寄存器。 关于寄存器这里就不详细介绍了，有兴趣的人可以上网找找，很多这方面的资料。异常处理 当正常的程序执行流程发生暂时的停止时，称之为异常，例如处理一个外部的中断请求。在处理异常之前，当前处理器的状态必须保留，这样当异常处理完成之后，当前程序可以继续执行。处理器允许多个异常同时发生，它们将会按固定的优先级进行处理。当一个异常出现以后，ARM微处理器会执行以下几步操作：进入异常处理的基本步骤：将下一条指令的地址存入相应连接寄存器LR，以便程序在处理异常返回时能从正确的位置重新开始执行。将CPSR复制到相应的SPSR中。根据异常类型，强制设置CPSR的运行模式位。强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。如果异常发生时，处理器处于Thumb状态，则当异常向量地址加载入PC时，处理器自动切换到ARM状态。 ARM微处理器对异常的响应过程用伪码可以描述为： R14_ = Return LinkSPSR_= CPSRCPSR[4:0] = Exception Mode NumberCPSR[5] = 0 ；当运行于 ARM 工作状态时If == Reset or FIQ then；当响应 FIQ 异常时，禁止新的 FIQ 异常CPSR[6] = 1PSR[7] = 1PC = Exception Vector Address异常处理完毕之后，ARM微处理器会执行以下几步操作从异常返回：将连接寄存器LR的值减去相应的偏移量后送到PC中。将SPSR复制回CPSR中。若在进入异常处理时设置了中断禁止位，要在此清除。
上传时间： 2013-11-15
上传用户：hanbeidang
1.1 微型计算机的组成及工作原理1.1.1 微型计算机中的基本概念1. 微处理器2. 微型计算机 (1)单片微处理机 (2)通用微型计算机3. 微型计算机系统1.1.2 微机基本结构 微型计算机的基本组成如图1.1所示，它由中央处理器（CPU）、存储器（Memory）、输入输出接口（I/O接口）和系统总线（BUS）构成。 1.1.3 微型计算机的基本工作过程 微型计算机的基本工作过程是执行程序的过程，也就是CPU自动从程序存放的第1个存储单元起，逐步取出指令、分析指令，并根据指令规定的操作类型和操作对象，执行指令规定的相关操作。如此重复，周而复始，直至执行完程序的所有指令，从而实现程序的基本功能，这就是微型计算机的基本工作原理。 1.2 典型单片机产品简介1.2.1 MCS-51单片机系列 MCS-51可分为两个子系列和4种类型，如表1-1所示。按资源的配置数量，MCS-51系列分为51和52两个子系列，其中51子系列是基本型，而52子系列属于增强型。表1-1 MCS-51系列单片机分类
上传时间： 2013-11-07
上传用户：debuchangshi
Avlon总线规范参考手册 Avalon总线是一种将片上处理器和外设连接成片上可编程系统 （SOPC） 的一种简单总线结构。
上传时间： 2013-10-18
上传用户：18711024007
当今集成电路设计已经进入 SOC 时代，于是各公司针对自己的设计需求挑选一款性价比较高的处理器作为内核是一件非常重要的事情。下面将介绍一款集成了DSP 和MCU 功能的处理器ZSP neo 。ZSP neo 是一类新型的处理器，它在一个的内核中集成了DSP 和MCU 的功能。对于那些需要比现有8 位微控制器更高的控制处理性能，而又无需32 位微控制器的对成本敏感的应用来说，ZSP neo 是一个理想的选择。ZSP neo 针对其性能要求采用了相应的架构：·采用基于 RISC 的架构：处理器具有静态分支预测功能；所以程序员设计程序时无需考虑跳转延时。·采用了 Load-Store 架构：处理器对存储器的操作使用 load 和store 指令；操作不直接发生在存储器中。所有其他指令均为寄存器-寄存器操作；使用寄存器节省了存储器带宽。采用多种load/store 指令，这样优化了存储器操作；同时支持32 位和16 位的数据操作。处理器允许前推的灵活架构；功能单元的结果能够在下个周期无条件地被其他功能单元使用。
上传时间： 2013-10-19
上传用户：奔跑的雪糕
