在ISE中直接调用chipscope进行在线逻辑分析
上传时间： 2013-11-15
上传用户：thing20
使用Quartus II Timequest时序分析器约束分析设计
上传时间： 2013-11-12
上传用户：yy_cn
通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析，利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计．所设计的LCD显示控制器具有很好的可移植性，只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实现字符或图形的实时显示，并且该多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的验证．
上传时间： 2014-06-23
上传用户：hasan2015
首先介绍了采用直接数字频率合成（DDS）技术的正弦信号发生器的基本原理和采用FPGA实现DDS信号发生器的基本方法，然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点，其中重点分析了幅度量化杂散产生的误差及其原因，最后针对DDS原理上存在的幅度量化杂散，利用FPGA时钟频率可调的特点，重点提出了基于FPGA实现的DDS正弦信号发生器的两种改进方法，经过MATLAB仿真验证，改进方法较好的抑制了幅度量化杂散，减小了误差。
上传时间： 2013-10-09
上传用户：ssj927211
时序分析的好资料
标签： 时序分析
上传时间： 2013-11-07
上传用户：hustfanenze
信号完整性 分析 新手入门知识
上传时间： 2013-10-18
上传用户：wanqunsheng
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2014-12-28
上传用户：18888888888
介绍了AES中,SubBytes算法在FPGA的具体实现.构造SubBytes的S-Box转换表可以直接查找ROM表来实现.通过分析SubBytes算法得到一种可行性硬件逻辑电路,从而实现SubBytes变换的功能.
上传时间： 2013-11-30
上传用户：hzy5825468
在分析和比较现有电力测温技术的基础上，从标签的选用和读卡器的设计两方面介绍了一种新型的射频监控系统的设计方案,重点介绍了系统在Window CE操作系统下的软件功能的设计，并给出了系统软件设计的整体流程图。
上传时间： 2013-11-18
上传用户：ouyang426
选择映射法（SLM）和概率类算法都可以降低OFDM （Orthogonal Frequency Division Multiplexing）系统的PAPR（Peak to Average Power Ratio），传统SLM算法自身较为复杂，但由于其优良的性能，弃之可惜。研究表明，SLM算法和限幅类算法在性能上具有一定的互补性。任何一个算法未必能达到抑制PAPR的理想效果，在深入研究了两个算法的基础上，将其优点联合起来，以达到降低OFDM系统PAPR的目的。最后对联合改进算法进行了分析与仿真，并验证了联合改进算法的有效性和可行性
上传时间： 2013-11-22
上传用户：xinhaoshan2016
