虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

单端胆机DIY

  • Spartan6系列之器件引脚功能详述

    1.Spartan-6 系列封装概述Spartan-6 系列具有低成本、省空间的封装形式,能使用户引脚密度最大化。所有Spartan-6 LX 器件之间的引脚分配是兼容的,所有Spartan-6 LXT器件之间的引脚分配是兼容的,但是Spartan-6 LX和Spartan-6 LXT器件之间的引脚分配是不兼容的。表格1 Spartan-6 系列FPGA封装2.Spartan-6 系列引脚分配及功能详述Spartan-6 系列有自己的专用引脚,这些引脚是不能作为Select IO 使用的,这些专用引脚包括:专用配置引脚,表格2 所示GTP高速串行收发器引脚,表格3 所示表格2 Spartan-6 FPGA专用配置引脚注意:只有LX75, LX75T, LX100, LX100T, LX150, and LX150T器件才有VFS、VBATT、RFUSE引脚。表格3 Spartan-6 器件GTP通道数目注意:LX75T 在FG(G)484 和CS(G)484 中封装4 个GTP通道,而在FG(G)676中封装了8 个GTP通道;LX100T在FG(G)484 和CS(G)484 中封装4个GTP通道,而在FG(G)676 和FG(G)900中封装了8 个GTP通道。如表4,每一种型号、每一种封装的器件的可用IO 引脚数目不尽相同,例如对于LX4TQG144器件,它总共有引脚144 个,其中可作为单端IO 引脚使用的IO 个数为102 个,这102 个单端引脚可作为51 对差分IO 使用,另外的32 个引脚为电源或特殊功能如配置引脚。表格4 Spartan6 系列各型号封装可用的IO 资源汇总表格5 引脚功能详述

    标签: spartan-6

    上传时间: 2022-06-18

    上传用户:

  • AD7124中文手册资料

    ad7124,中文,资料 集成PGA和基准电压源的8通道、 低噪声、低功耗24位Σ-Δ型ADCAD7124-8是一款适合高精度测量应用的低功耗、低噪声、 完整模拟前端。该器件内置一个低噪声24位Σ-Δ型模数转 换器(ADC),可配置来提供8个差分输入或15个单端或伪差 分输入。片内低噪声级确保ADC中可直接输入小信号。

    标签: ad7124 ADC

    上传时间: 2022-06-22

    上传用户:

  • FM1188开发板调试

    调试原理:富迪芯片是用在语音通话产品,在测试方单端采用富迪芯片的情况下,效果只能表现在接收方的机器上,所以需要用PC借助Cool Edit Pro2.1模拟接收方的运作,通俗来说就是测试者这边以开发板作为一个通讯工具,而PC端配合软件做为一个通讯工具,而两个通讯工具的连通是由自制的连接线来完成(这根连接线可以理解为现实中的空中无线信号,或对讲类产品的信号线)。当全部配件连接后,PC端通过音频软件播放语音文件,播放的音频会通过连接线传输到开发板,再通过外接喇叭播放出来,这就类似通话对方的说话声传到我们手上的机器中,让我们耳朵听到,而我们的说话声是通过开发板的外接MIC拾取,进入开发板,再通过连接线进入了PC的声卡输入端,也就类似我们的说话声让通话对方听到,这时PC端是通过双开的Cool Edit Pro2.1程序在录音状态下,通过录取的音频波形来观察音频的状态,并可以进行回放比较。

    标签: fm1188

    上传时间: 2022-07-04

    上传用户:

  • 射频电路与芯片设计要点

    《射频电路与芯片设计要点》是2007年06月高等教育出版社出版的图书,作者是(美国)李缉熙。本书重点讨论芯片级和PCB级射频电路设计和测试中经常遇到的阻抗匹配、接地、单端到差分转换、容差分析、噪声与增益和灵敏度、非线性和杂散波等关键问题。第1章 阻抗匹配的重要性第2章 阻抗匹配第3章 射频接地第4章 无源贴片元件的等效电路第5章 单端电路和差分对电路第6章 巴伦第7章 容差分析第8章 RFIC设计前景展望第9章 接收机的噪声、增益和灵敏度第10章 非线性和杂散分量第11章 级联方程和系统分析第12章 从模拟通信系统到数字通信系统

    标签: 射频电路

    上传时间: 2022-07-04

    上传用户:jiabin

  • 一步一步精通单端反激式开关电源设计,反激38个步骤,从头计算到尾

    反激38个步骤,从头计算到尾,非常不错,受益颇多,感兴趣的可以看看,值得一看。

    标签: 反激式开关电源

    上传时间: 2022-07-05

    上传用户:canderile

  • CYCLONE IV 兼容黑金开发板AC4075

    DDR3等长处理,LVDS差分线等长处理,完整的地平面,足够的电源去耦电容,核心板尺寸6CMx6CM!FPGA型号:EP4CE75F23C8DDR2:两片DDR2 2GBitsFLASH:64MBits预留IO:168个单端IOLVDS:可以配置为支持该协议USB接口:可以直接和主机进行USB数据通讯NIOS处理器:可以通过软核设计支持运行LINUX 操作系统,或者运行NIOS SDKALONE程序

    标签: cyclone iv 兼容 黑金 开发板 ac4075

    上传时间: 2022-07-25

    上传用户:

  • VITA46总线印制电路连接器

    VITA?46总线印制电路连接器为当今高性能电路设计提供无比优异的性能和灵活性。鉴于该系列连接器标准模块选择的多样化和高性价比,它已被VITA46总线互连系统广泛接受和普及应用。该连接器系统通过PCB板连接,较好地控制了连接器阻抗,能够满足用户高速传输的需求。目前,已广泛应用于武器装备、航空、航天、大容量存储器、高端服务器及无线电通讯等设备。应用于VITA46总线的高速PCB连接器;高密度子卡到背板连接器;传输数率达6.25Gbps,串?扰?≤5?“无针”的背板连接器系统,可控的特性阻抗;包含有差分接触件、单端接触件、电源接触件;优化的引脚结构满足信号完整性要求;适用于20.3mm板间距系统;模组化结构,可按客户需求进行排列;完整的连接器家族包括:信号模块、电源模块、导向模块、电缆组件;执行标准:Q/Lk20144-2009?VITA46总线印制电路连接器详细规范。

    标签: vita46 印制电路 连接器

    上传时间: 2022-08-09

    上传用户:fliang

  • 本系统分为服务器端和客户机端两个部分

    本系统分为服务器端和客户机端两个部分,旅行社为客户机端,航空公司为服务器端。客户机和服务器通过网络进行通信。旅行社通过网络把预定机票的旅客信息(姓名,性别,工作单位,身份证号码,旅行时间,旅行目的地等)传输到服务器,服务器程序通过对数据库的查询来为旅客安排航班,并把安排结果传输到客户机,客户机印出取票通知和帐单。旅客在飞机起飞前一天凭取票通知和帐单到旅行社交款,客户机将旅客信息传输给服务器,服务器在数据库中校对无误后,发出确认信息给客户机,客户机即印出机票给旅客。

    标签: 服务器

    上传时间: 2016-03-22

    上传用户:stampede

  • JavaScript是一种扩展到HTML的脚本设计语言,它使网页开发者可以更有效地控制页面,并能对用户触发事件作出即时响应,诸如单击鼠标、表单操作等,而且这些都不需要客户机与服务器的交互通信,既为用户

    JavaScript是一种扩展到HTML的脚本设计语言,它使网页开发者可以更有效地控制页面,并能对用户触发事件作出即时响应,诸如单击鼠标、表单操作等,而且这些都不需要客户机与服务器的交互通信,既为用户提供了更快速的操作,又减小了服务器端的负担。JavaScript不能脱离HTML而独立存在,只有在支持JavaScript的浏览器中,它才能作为HTML页面的一部分起作用,但它确实增强了网页的表现力。只要您发挥想像力,就可以创建各种各样的JavaScript嵌入应用 。--- 这里具有很多实例

    标签: JavaScript HTML 用户

    上传时间: 2016-07-03

    上传用户:ANRAN

  • FPGA可配置端口电路的设计.rar

    可配置端口电路是FPGA芯片与外围电路连接关键的枢纽,它有诸多功能:芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出),电压之间的转换,对外围芯片的驱动,完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法,依据可配置端口电路能实现的功能和工作原理,运用Cadence的设计软件,结合华润上华0.5μm的工艺库,设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容: 1.基于端口电路信号寄存器的采集和输出方式,本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7],并完成了Verilog XL和Hspiee的功能和时序仿真,且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制,对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点,设计了一款边界扫描电路,并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲,有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能,为此本文采用二次函数输出的电路结构来实现以上的功能,并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言,输入端口的电压通常是3.3V和5V,为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压,将端口电路设计成3.3V和5V兼容的电路,通过仿真性能上已完全达到这一要求。此外,在输入端口处加上扩散电阻R和电容C组成噪声滤波电路,这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内,具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明:在实现TTL高电平输出时,最大的驱动电流达到170mA,而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8];同样,在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比,在延时和面积以及功耗略大的情况下,本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能,且驱动能力更加强大。

    标签: FPGA 可配置 端口

    上传时间: 2013-07-20

    上传用户:顶得柱