一个很棒的网络控制系统仿真软件，truetime工具箱包括TrueTime Computer与Truetime Network 两个接口模块。计算机模块具有灵活的实时内核，A/D和D/A转换器，网络接口和外部通道。计算机模块按照用户定义的任务执行，代码采用Matlab或C++编写。
上传时间： 2015-06-03
上传用户：ruixue198909
vhdl语言写的基数分频器，多平台，通过MODESIM仿真
上传时间： 2015-07-20
上传用户：541657925
本文主要介绍了50％占空比三分频器的三种设计方法，并给出了图形设计、VHDL设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2软件平台上进行。
上传时间： 2014-01-25
上传用户：凌云御清风
该程序仿真CDMA接收机的功能，包括解扩，解交织，信道编码(卷积码)，解码，信源编码(CRC)解码5个功能模块，生成用于数字基带传输的信号序列。 仿真CDMA发射机的功能，包括随机序列的产生，信源编码尾比特添加, 信道编码(卷积编码)，分组交织和扩频调制6个功能模块，生成用于数字基带，传输的信号序列，输出还包括用于解调所需要的信源编码尾比特值add_bits，交织器的尾比特值i_add_bits
上传时间： 2014-01-09
上传用户：heart520beat
4人抢答器的硬件描述语言设计，可以下载测试与仿真，通过EDA开发系统进行调试
上传时间： 2013-12-03
上传用户：gxrui1991
这是Small RTOS 51 DP－51下载仿真实验仪上实现一个闹钟的源代码。它可以使用k1~k4调整时间，使用串口设置一个报警时间。由于仅仅是一个例子而非产品，有一些细节没有完善。如调整完时间后第一次显示的时间是错误的（由于共享TimeData引起）；没有使用串行eeprom存储多个报警时间等；删除报警代码没有编写。不过，程序已经可以使用，读者可以自行完善它。通讯协议参考rtos随想曲和test.ini。 注意:(1)在KEIL C51 工程中,我已经把输出文件目录设在e:\temp中,您可以在Project->Options for Target "Target 1"的output页点击Select Folder for Objects...和Listing页点击Select Folder for Listing...改变. (2)编译时会有6个警告,可以忽略. (3)除与pcf8563相关的跳线和蜂鸣器的跳线外，DP－51下载仿真实验仪的所有跳线选取默认值。
上传时间： 2015-09-03
上传用户：jyycc
该文件夹为空时块码－卷积码级联系统的仿真程序，天线配置为2发2收。 主要程序的用途说明： mainMIMO_OFDMA_2Tx_Convcode.m: 主程序，设置各种参数 gendatabits.m: 生成原始信息比特数据的程序 conv_encoder.m: 卷积码编码器 interleave.m: 交织器 mod_2Tx_STBC_DFUSC_Convcode.m：调制程序 gen_SUI_CorrCIR.m: 生成信道冲击响应的程序 get_perfectCE_2x2.m: 生成理想信道估计值的程序 chanSUI_corr_2x2.m: 发送信号通过SUI信道的程序 addAWGN_2x2.m: 添加高斯白噪声的程序 dem_DFUSC_2x2_STBC.m: 接收端解调主程序 ls_freq.m: 频域LS算法 ls_time_2x2.m: 时域LS算法 iterative_detection_decoding_2x2.m: 级联MAP算法主程序 map_decoding.m: 卷积码MAP译码程序 b2s_logp.m: 符号LLR转化为比特LLR
上传时间： 2013-12-25
上传用户：源码3
4位全加器原码，包括仿真码和4位计数器码。
标签： 全加器
上传时间： 2015-09-25
上传用户：a673761058
卷积码编码器，与对应的维特比硬判决译码器。已经通过仿真验证
上传时间： 2014-01-10
上传用户：fanboynet
自抗扰控制器仿真，微分跟踪器的S函数实现
上传时间： 2013-12-26
上传用户：zjf3110
