任意奇数分频，只要修改N即可实现 可验证
标签： 分频
上传时间： 2014-01-20
上传用户：sssl
16c54四位LED时钟显示程序 使用4M晶振TMR0滪分频为1：16 TMRO的循环时间为4.096MS 244次为一秒
上传时间： 2013-12-04
上传用户：ggwz258
通过RS485端口不停地发送数据0xaa,用示波器观察RS485端口A、B信号线上的波形或者用RS485接收器接收发送的字符。
上传时间： 2013-12-26
上传用户：xcy122677
采用3D Bresenham算法在两点间划一直线 ％ This program is ported to MATLAB from: ％ B.Pendleton. line3d - 3D Bresenham s (a 3D line drawing algorithm) ％ ftp://ftp.isc.org/pub/usenet/comp.sources.unix/volume26/line3d, 1992 ％ ％ Which is referenced by: ％ Fischer, J., A. del Rio (2004). A Fast Method for Applying Rigid ％ Transformations to Volume Data, WSCG2004 Conference. ％ http://wscg.zcu.cz/wscg2004/Papers_2004_Short/M19.pdf
标签： Bresenham Pendleton program MATLAB
上传时间： 2013-12-10
上传用户：sz_hjbf
M a t l a b 中读取视频avi文件的小程序
上传时间： 2016-09-28
上传用户：xwd2010
用VERILOG HDL实现的任意 频率分频器源代码，是一个通用的程序
上传时间： 2014-01-07
上传用户：alan-ee
实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 各种波形的线形叠加输出。
上传时间： 2016-10-02
上传用户：123啊
0到255任意整数半整数分频Verilog HDL.rar
上传时间： 2014-12-20
上传用户：ztj182002
基于换乘次数优先的公交路线选择模型 2007年B题论文
上传时间： 2016-10-03
上传用户：weixiao99
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使 用的电路，并在 ModelSim 上进行验证。
上传时间： 2013-12-15
上传用户：从此走出阴霾
