M25P80是意法半导体公司推出的8M大容量串行接口Flash器件，采用2.7V-3.6V单电源供电，兼容标准的SPI接口，器件在上升沿接收数据，在下降沿发送数据，接口时钟最高为40MHz，支持最大256bytes的快速页面编程操作、快速的块擦除（512Kbit）操作和快速的整体擦除（8MHz）操作；具有操作暂停和硬件写保护功能。
上传时间： 2015-09-05
上传用户：txfyddz
lucene in java大家一定听说过了，这个是它的c版本，效率上会有所提高，但是稳定性可能会下降，希望对大家有用
上传时间： 2013-12-17
上传用户：jennyzai
随着无线mesh网络的普及，其规模和复杂程度持续发展。然而多跳的mesh网络遇到越来越多的难题，比如带宽降低，无线干扰以及网络时延等。譬如，在网络中的每一跳吞吐量会下降多达50％，连续多跳情况下吞吐量下降得更迅速，其结果将导致网络性能的严重降低。在语音和视频应用大量运行的极端情况下，时延和RF干扰将达到不可接受的程度，而导致连接完全中断
上传时间： 2015-09-08
上传用户：海陆空653
随着无线mesh网络的普及，其规模和复杂程度持续发展。然而多跳的mesh网络遇到越来越多的难题，比如带宽降低，无线干扰以及网络时延等。譬如，在网络中的每一跳吞吐量会下降多达50％，连续多跳情况下吞吐量下降得更迅速，其结果将导致网络性能的严重降低。在语音和视频应用大量运行的极端情况下，时延和RF干扰将达到不可接受的程度，而导致连接完全中断
上传时间： 2013-11-27
上传用户：xc216
高分辨率要求系统具有大的带宽，瞬时带宽的增加必将提高系统对硬件的要求，本文采用方便灵活的步进频率波形信号。脉间频率步进波形通过子脉冲载频的步进变化来获得大的有效带宽，使成像具有高分辨率，采用加窗和补零方法提高信噪比，但该信号对目标径向速度非常敏感。采用补零方法提高距离取样分辨率，使距离像细化，并用公式说明了补零只能提高距离取样分辨率，并不能改变频率步进信号的距离分辨能力。该信号波形对目标径向速度的敏感，使目标能量分散到邻近的距离单元造成距离分辨率下降，如果不事先进行速度补偿，直接对回波信号进行逆傅立叶变换，将使所成一维距离像发生频谱展宽，并伴有距离像发生平移。本文证明了当目标有径向速度时仍采用对回波信号直接进行逆傅立叶变换的方法将使一维距离像发生频谱展宽并伴有距离像发生频移，从而严重影响了一维距离像的质量。
上传时间： 2013-12-20
上传用户：gmh1314
利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计，不但具有较高的测量精度，而且其测量精度不会随着被测信号频率的降低而下降。为了实现对任意信号进行频率测量，在前端输入加整形电路即可。
上传时间： 2013-12-06
上传用户：it男一枚
通过按键能够实现国旗的升降和升降半旗，以及在上升或者下降过程中随时停止
标签： 按键
上传时间： 2015-10-22
上传用户：wsf950131
设计一个6层电梯控制器。电梯控制器是按照乘客的要求自动上、下的装置。 1、每层电梯入口处设置上下请求开关，电梯内设有顾客到达层次的停站请求开关。 2、设有电梯所处位置指示装置以及电梯运行模式（上升或者下降）指示装置。 3、电梯每秒升降一层楼。 4、电梯到达有停站请求的楼层，经过1秒电梯门打开，开门4秒后，电梯门关闭（开门指示灯灭），电梯继续运行，直至执行完最后一个请求信号后停留在当前层。 5、电梯能记忆电梯内外所有请求信号，并按照电梯运行规则按顺序响应，每个请求信号保留至有电梯响应后消除。 6、初始状态为一层开门，第一层不用向下开关，最高层不用向上开关。 7、电梯运行规则：当电梯上升时，只响应比电梯所在位置高的上楼请求信号，由下而上逐个执行，直到最后一个上楼请求执行完毕；如果高层有下楼请求，则直接升到下楼请求的最高楼层，然后进入下降模式。当电梯处于下降模式时与上升正好相反。
上传时间： 2015-10-25
上传用户：思琦琦
此程序是倒数器，将一个99的数，每隔1分钟下降一次
标签： 程序
上传时间： 2014-01-20
上传用户：ve3344
TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引脚提供输入／输出时钟8序列，当由DSP提供的帧同步脉冲到来后，芯片从DATA IN接收4 b通道选择地址，同时从DATAOUT送出的前一次转换的结果，由DSP串行接收。I／OCLK接收DSP送出的输入序列长度为10～16个时钟周期。前4个有效时钟周期，将从DATAIN输入的4 b输入数据装载到输入数据寄存器，选择所需的模拟通道。接下来的6个时钟周期提供模拟输入采样的控制时间。模拟输入的采样在前10个I／O时钟序列后停止。第10个时钟沿（确切的I／O时钟边缘，即上升沿或下降沿，取决于操作的模式选择）将EOC变低，转换开始。
上传时间： 2014-12-05
上传用户：yepeng139
