搜索结果

找到约 4,703 项符合 Verilog 的查询结果

按分类筛选

显示更多分类

技术资料 电子书-RTL Design Style Guide for Verilog HDL540页

电子书-RTL Design Style Guide for Verilog HDL540页A FF having a fixed input value is generated from the description in the upper portion of Example 2-21. In this case, ’0’ is output when the reset signal is asynchronously input, and ’1’ is output when the START signal rises. Therefore, the FF da ...
https://www.eeworm.com/dl/831346.html
下载: 6
查看: 883

技术资料 XILINX大学合作教材-Verilog+HDL程序设计与实践

XILINX大学合作教材-Verilog+HDL程序设计与实践
https://www.eeworm.com/dl/831693.html
下载: 2
查看: 9270

技术资料 这是一个用verilog写的DC滤波器.

这是一个用verilog写的DC滤波器.适合新手学习参考
https://www.eeworm.com/dl/833004.html
下载: 5
查看: 6600

技术资料 使用Matlab和Verilog实现fibonacci序列包括源代码和testbench

使用Matlab和Verilog实现fibonacci序列,包括源代码和testbench,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
https://www.eeworm.com/dl/834048.html
下载: 4
查看: 6891

技术资料 使用verilog实现全数字16QAM调制器实验

使用verilog实现全数字16QAM调制器,载波频率1MHZ,数据比特流的速率为100Kbps
https://www.eeworm.com/dl/834317.html
下载: 2
查看: 3067

技术资料 USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码

USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码
https://www.eeworm.com/dl/836803.html
下载: 9
查看: 1950

技术资料 verilog实现的AES-128加解密程序,FPGA验证通过

verilog实现的AES-128加解密程序,FPGA验证通过
https://www.eeworm.com/dl/836985.html
下载: 5
查看: 9970

技术资料 verilog-设计135个经典实例-fpga初学者适用

verilog-设计135个经典实例-fpga初学者适用,例子由浅入深
https://www.eeworm.com/dl/841172.html
下载: 3
查看: 9976

技术资料 使用Verilog-HDL设计2位-16进制计数器

实验目的:         学习计数器的设计、仿真和硬件测试方法。 实验内容及步骤:         1.使用Verilog HDL设计2位 16进制计数器,由DE2的KEY0输入计数值,在HEX1,HEX0上显示计数值。        2.使用嵌入式逻辑分析仪进行仿真;        3.将实验程序下载到DE2运行。 ...
https://www.eeworm.com/dl/845079.html
下载: 2
查看: 4529

技术资料 有限状态机和可综合风格的Verilog HDL

由于Verilog HDL和 VHDL 行为描述用于综合的历史还只有短短的几年,可综合风格的Verilog HDL 和VHDL的语法只是它们各自语言的一个子集。又由于HDL的可综合性研究近年来非常活跃,可综合子集的国际标准目前尚未最后形成,因此各厂商的综合器所支持的HDL子集也略有所不同。本教材中有关可综合风格的Verilog HDL的内容,我们只 ...
https://www.eeworm.com/dl/845560.html
下载: 3
查看: 5801