虫虫首页|资源下载|资源专辑|精品软件
登录|注册

core

  • 蓝牙系统技术规范 core v1.0B 英文

    蓝牙系统技术规范 core v1.0B 英文

    标签: core 1.0 蓝牙系统 技术规范

    上传时间: 2013-04-15

    上传用户:eeworm

  • TDK core 磁芯 e文

    TDK core 磁芯 e文

    标签: core TDK 磁芯

    上传时间: 2013-04-15

    上传用户:eeworm

  • TDK--core-磁芯-147页-3.4M-e文.rar

    专辑类----元器件样本专辑 TDK--core-磁芯-147页-3.4M-e文.rar

    标签: core TDK 147 3.4

    上传时间: 2013-07-14

    上传用户:564708051@qq.com

  • -蓝牙系统技术规范-core-v1.0B-英文.pdf

    专辑类-超声-红外-激光-无线-通讯相关专辑-183册-1.48G -蓝牙系统技术规范-core-v1.0B-英文.pdf

    标签: core-v 1.0 蓝牙系统

    上传时间: 2013-04-24

    上传用户:huangld

  • TDK-core-磁芯-147页-3.4M-e文.pdf

    专辑类-元器件样本专辑-116册-3.03G TDK-core-磁芯-147页-3.4M-e文.pdf

    标签: TDK-core 147 3.4 M-e

    上传时间: 2013-04-24

    上传用户:zhengjian

  • Run Pac-man Game Based on 8086/8088 FPGA IP core

    Run Pac-man Game Based on 8086/8088 FPGA IP core

    标签: Pac-man Based Game 8086

    上传时间: 2013-08-22

    上传用户:JamesB

  • 一个UART的FPGA core

    一个UART的FPGA core,附有详细的代码阅读笔记

    标签: UART FPGA core

    上传时间: 2013-08-23

    上传用户:stella2015

  • 基于M core微控制器的嵌入式系统

    基于M core微控制器的嵌入式系统从应用的角度出发,全面介绍了构成嵌人式系统的微控制器的结构和常用支撑硬件的原理以及设计开发方法。本书共 24章,分为3大部分。第 1部分(第 1~14章)介绍具有 32位 RISC CPU核的M·core微控制器的结构及原理,按模块分章,对各功能模块的原理及使用方法都有详尽的讲解。众所周知,微控制器种类繁多,虽然不同种类微控制器的CPU及内部功能模块有所不同,但基本原理(尤其是一些通用的功能)是一致的。第2部分(第15—19章)介绍嵌入式系统常用外围电路的原理及设计和使用方法,包括有:异步串行接口的互连及应用举例、同步串行总线及应用举例、液晶显示模块、液晶控制器、触摸屏及触摸屏控制器和各类存储器的应用举例。第3部分(第20—24章)介绍嵌人式系统的开发环境与软件开发,在讨论嵌人式系统软件开发的一般过程和开发工具需求的基础上,介绍M·core软件开发支持工具集、MMC2107微控制器评估板、M·core常用工具软件、QodeWarrior集成开发环境IDE及M·core的基本程序设计技术。 第1部分 M·coreM控制器的结构及原理 第1章 微控制器及其应用技术概述 1.1 微控制器的特点 1.2 微控制器技术的发展 1.3 M·core系列微控制器 l.3.1 MMC2107的特点及组成 1.3.2 MMC2107的引脚描述 1.3.3 MMC2107的系统存储器地址映射 第2章 M·core M210中央处理单元(CPU) 2.1 M·core处理器综述 2.1.1 M·core处理器的微结构 2.1.2 M·core处理器的编程模型 2.1.3 M·core的数据格式 2.1.4 M·core处理器的寄存器 2.2 M·core处理器指令系统简述 2. 2.l 指令类型和寻址方式

    标签: core 微控制器 嵌入式系统

    上传时间: 2013-10-27

    上传用户:lhw888

  • PCI桥接IP core的VeriIog HDL实现

    PCI总线是目前最为流行的一种局部性总线 通过对PCI总线一些典型功能的分析以及时序的阐述,利用VetilogHDL设计了一个将非PCI功能设备转接到PC1总线上的IP core 同时,通过在ModeISim SE PLUS 6.0 上运行测试程序模块,得到了理想的仿真数据波形,从软件上证明了功能的实现。

    标签: VeriIog core PCI HDL

    上传时间: 2014-12-30

    上传用户:himbly

  • 7.4 基于IP core的BLOCK RAM设计修改稿

    7.4 基于IP core的BLOCK RAM设计修改稿。

    标签: BLOCK core 7.4 RAM

    上传时间: 2013-11-06

    上传用户:sammi