虫虫首页|资源下载|资源专辑|精品软件
登录|注册

配置过程

  • FPGA局部动态可重配置的研究

    FPGA作为近年来集成电路发展中最快的分支之一,有关它的研究和应用得到了迅速的发展。传统的FPGA采用静态配置的方法,所以在它的应用生命周期中,它的功能就不能够再改变,除非重新配置。动态重配置系统在系统工作的过程中改变FPGA的结构,包括全局重配置和局部重配置。其中的局部动态重配置系统有着ASIC以及静态配置FPGA无法比拟的优势。而随着支持局部位流配置以及动态配置的商用FPGA的推出,使对局部动态重配置系统和应用的研究有了最基本的硬件支撑条件。而Internet作为无比强大的网络已经渗入到各种应用领域之中。 本文首先提出了一个完整的基于Internet的FPGA局部动态可重配置系统的方案。然后针对方案的各个组成部分,分别进行了描述。首先是介绍了FPGA的基本概况,包括它的发展历史、结构、应用领域、发展趋势等。然后介绍了对一个包含局部动态重配置模块的FPGA系统的设计过程,包括重配置模块的定义、设计的流程、局部位流的产生等。接下来对.FPGA的配置方法以及配置解决方案进行描述,包括几种可选择的配置模式,其中有一些适用于静态配置,另外一些可以用于动态局部配置,.以及作为一个系统的配置解决方案。最后系统要求从Internet服务器上下载重配置模块的位流并且完成对FPGA的配置,根据这个要求,我们设计了相应的嵌入式解决方案,包括如何设计一个基于VxWorks的嵌入式应用软件实现FTP功能,并说明如何通过JTAGG或者ICAP接口由嵌入式CPU完成对FPGA的局部配置。

    标签: FPGA 局部 动态可重配置

    上传时间: 2013-04-24

    上传用户:william345

  • 适合过程控制应用的完全可编程通用模拟前端

      本电路针对过程控制应用提供一款完全可编程的通用模拟前端(AFE),支持2/3/4线RTD配置、带冷结补偿的热电偶输入、单极性和双极性输入电压、4 mA至20 mA输入,串行控制的8通道单刀单掷开关ADG1414用于配置选定的测量模式。

    标签: 过程 控制应用 可编程 模拟前端

    上传时间: 2013-10-23

    上传用户:taozhihua1314

  • at91rm9200启动过程教程

    at91rm9200启动过程教程 系统上电,检测BMS,选择系统的启动方式,如果BMS为高电平,则系统从片内ROM启动。AT91RM9200的ROM上电后被映射到了0x0和0x100000处,在这两个地址处都可以访问到ROM。由于9200的ROM中固化了一个BOOTLOAER程序。所以PC从0X0处开始执行这个BOOTLOAER(准确的说应该是一级BOOTLOADER)。这个BOOTLOER依次完成以下步骤: 1、PLL SETUP,设置PLLB产生48M时钟频率提供给USB DEVICE。同时DEBUG USART也被初始化为48M的时钟频率; 2、相应模式下的堆栈设置; 3、检测主时钟源(Main oscillator); 4、中断控制器(AIC)的设置; 5、C 变量的初始化; 6、跳到主函数。 完成以上步骤后,我们可以认为BOOT过程结束,接下来的就是LOADER的过程,或者也可以认为是装载二级BOOTLOER。AT91RM9200按照DATAFLASH、EEPROM、连接在外部总线上的8位并行FLASH的顺序依次来找合法的BOOT程序。所谓合法的指的是在这些存储设备的开始地址处连续的存放的32个字节,也就是8条指令必须是跳转指令或者装载PC的指令,其实这样规定就是把这8条指令当作是异常向量表来处理。必须注意的是第6条指令要包含将要装载的映像的大小。关于如何计算和写这条指令可以参考用户手册。一旦合法的映像找到之后,则BOOT程序会把找到的映像搬到SRAM中去,所以映像的大小是非常有限的,不能超过16K-3K的大小。当BOOT程序完成了把合法的映像搬到SRAM的任务以后,接下来就进行存储器的REMAP,经过REMAP之后,SRAM从映设前的0X200000地址处被映设到了0X0地址并且程序从0X0处开始执行。而ROM这时只能在0X100000这个地址处看到了。至此9200就算完成了一种形式的启动过程。如果BOOT程序在以上所列的几种存储设备中找到合法的映像,则自动初始化DEBUG USART口和USB DEVICE口以准备从外部载入映像。对DEBUG口的初始化包括设置参数115200 8 N 1以及运行XMODEM协议。对USB DEVICE进行初始化以及运行DFU协议。现在用户可以从外部(假定为PC平台)载入你的映像了。在PC平台下,以WIN2000为例,你可以用超级终端来完成这个功能,但是还是要注意你的映像的大小不能超过13K。一旦正确从外部装载了映像,接下来的过程就是和前面一样重映设然后执行映像了。我们上面讲了BMS为高电平,AT91RM9200选择从片内的ROM启动的一个过程。如果BMS为低电平,则AT91RM9200会从片外的FLASH启动,这时片外的FLASH的起始地址就是0X0了,接下来的过程和片内启动的过程是一样的,只不过这时就需要自己写启动代码了,至于怎么写,大致的内容和ROM的BOOT差不多,不同的硬件设计可能有不一样的地方,但基本的都是一样的。由于片外FLASH可以设计的大,所以这里编写的BOOTLOADER可以一步到位,也就是说不用像片内启动可能需要BOOT好几级了,目前AT91RM9200上使用较多的bootloer是u-boot,这是一个开放源代码的软件,用户可以自由下载并根据自己的应用配置。总的说来,笔者以为AT91RM9200的启动过程比较简单,ATMEL的服务也不错,不但提供了片内启动的功能,还提供了UBOOT可供下载。笔者写了一个BOOTLODER从片外的FLASHA启动,效果还可以。 uboot结构与使用uboot是一个庞大的公开源码的软件。他支持一些系列的arm体系,包含常见的外设的驱动,是一个功能强大的板极支持包。其代码可以 http://sourceforge.net/projects/u-boot下载 在9200上,为了启动uboot,还有两个boot软件包,分别是loader和boot。分别完成从sram和flash中的一级boot。其源码可以从atmel的官方网站下载。 我们知道,当9200系统上电后,如果bms为高电平,则系统从片内rom启动,这时rom中固化的boot程序初始化了debug口并向其发送'c',这时我们打开超级终端会看到ccccc...。这说明系统已经启动,同时xmodem协议已经启动,用户可以通过超级终端下载用户的bootloader。作为第一步,我们下载loader.bin.loader.bin将被下载到片内的sram中。这个loder完成的功能主要是初始化时钟,sdram和xmodem协议,为下载和启动uboot做准备。当下载了loader.bin后,超级终端会继续打印:ccccc....。这时我们就可以下在uboot了。uboot将被下载到sdram中的一个地址后并把pc指针调到此处开始执行uboot。接着我们就可以在终端上看到uboot的shell启动了,提示符uboot>,用户可以uboot>help 看到命令列表和大概的功能。uboot的命令包含了对内存、flash、网络、系统启动等一些命令。 如果系统上电时bms为低电平,则系统从片外的flash启动。为了从片外的flash启动uboot,我们必须把boot.bin放到0x0地址出,使得从flash启动后首先执行boot.bin,而要少些boot.bin,就要先完成上面我们讲的那些步骤,首先开始从片内rom启动uboot。然后再利用uboot的功能完成把boot.bin和uboot.gz烧写到flash中的目的,假如我们已经启动了uboot,可以这样操作: uboot>protect off all uboot>erase all uboot>loadb 20000000 uboot>cp.b 20000000 10000000 5fff uboot>loadb 21000000 uboot>cp.b 210000000 10010000 ffff 然后系统复位,就可以看到系统先启动boot,然后解压缩uboot.gz,然后启动uboot。注意,这里uboot必须压缩成.gz文件,否则会出错。 怎么编译这三个源码包呢,首先要建立一个arm的交叉编译环境,关于如何建立,此处不予说明。建立好了以后,分别解压源码包,然后修改Makefile中的编译器项目,正确填写你的编译器的所在路径。 对loader和boot,直接make。对uboot,第一步:make_at91rm9200dk,第二步:make。这样就会在当前目录下分别生成*.bin文件,对于uboot.bin,我们还要压缩成.gz文件。 也许有的人对loader和boot搞不清楚为什么要两个,有什么区别吗?首先有区别,boot主要完成从flash中启动uboot的功能,他要对uboot的压缩文件进行解压,除此之外,他和loader并无大的区别,你可以把boot理解为在loader的基础上加入了解压缩.gz的功能而已。所以这两个并无多大的本质不同,只是他们的使命不同而已。 特别说名的是这三个软件包都是开放源码的,所以用户可以根据自己的系统的情况修改和配置以及裁减,打造属于自己系统的bootloder。

    标签: 9200 at 91 rm

    上传时间: 2013-10-27

    上传用户:wsf950131

  • 简化FPGA配置设计过程

    本文着重介绍了 Xilinx Platform Flash PROM 如何帮助系统和电路板设计人员简化 FPGA 配置设计。用于配置 FPGA 的可选解决方案有很多,但它们通常都需要大量的前期设计工作和时间。Platform Flash 是为配置 Xilinx FPGA 专门设计的一款包括硬件和软件支持在内的整体解决方案。  

    标签: FPGA 过程

    上传时间: 2013-11-03

    上传用户:zhangchu0807

  • WP253 - 简化FPGA配置设计过程

      本文着重介绍了 Xilinx Platform Flash PROM 如何帮助系统和电路板设计人员简化 FPGA 配置设计。用于配置 FPGA 的可选解决方案有很多,但它们通常都需要大量的前期设计工作和时间。Platform Flash 是为配置 Xilinx FPGA 专门设计的一款包括硬件和软件支持在内的整体解决方案。

    标签: FPGA 253 WP 过程

    上传时间: 2013-11-03

    上传用户:ifree2016

  • 简化FPGA配置设计过程

    本文着重介绍了 Xilinx Platform Flash PROM 如何帮助系统和电路板设计人员简化 FPGA 配置设计。用于配置 FPGA 的可选解决方案有很多,但它们通常都需要大量的前期设计工作和时间。Platform Flash 是为配置 Xilinx FPGA 专门设计的一款包括硬件和软件支持在内的整体解决方案。  

    标签: FPGA 过程

    上传时间: 2014-01-08

    上传用户:时代电子小智

  • WP253 - 简化FPGA配置设计过程

      本文着重介绍了 Xilinx Platform Flash PROM 如何帮助系统和电路板设计人员简化 FPGA 配置设计。用于配置 FPGA 的可选解决方案有很多,但它们通常都需要大量的前期设计工作和时间。Platform Flash 是为配置 Xilinx FPGA 专门设计的一款包括硬件和软件支持在内的整体解决方案。

    标签: FPGA 253 WP 过程

    上传时间: 2013-11-02

    上传用户:lixinxiang

  • 风暴设计『留言簿v1.0』jsp版安装过程 1.服务器装有jdk和resin服务器等 2.安装完JSDK后

    风暴设计『留言簿v1.0』jsp版安装过程 1.服务器装有jdk和resin服务器等 2.安装完JSDK后,配置下面的内容: 在系统变量中找到ClassPath并加入下面内容(如果你找不到ClassPath,则新建它): c:jsdkLIBdt.JAR c:jsdkLIBTOOLS.JAR c:jsdkBIN . 再在系统变量中找到Path并加入下面内容: c:jsdk c:jsdkin 3.直接解压resin就可以运行把程序放在doc目录下面把classes目录的文件放在 WEB-INF目录下 4.在odbc放里加入数据库路径为guestbook也可改为别的要修改classesmyjspdbconn.java文件 5.上面成功后就可以http://localhost:8080/目录名/可以访问了。。 Any Problem Please Contact to kuflash@hotmail.com http://xxgc.zjbti.net.cn/kuflash 亿龙电脑网

    标签: resin JSDK 1.0 jsp

    上传时间: 2014-12-08

    上传用户:13160677563

  • 本篇文章介绍了安装SQL Server 2000企业版的软硬件配置要求

    本篇文章介绍了安装SQL Server 2000企业版的软硬件配置要求,安装过程的详细步骤,以及初步使用SQL Server 2000.

    标签: Server 2000 SQL 企业版

    上传时间: 2015-04-05

    上传用户:tianjinfan

  • ARM应用系统开发详解是一本详细介绍ARM系统从硬件配置

    ARM应用系统开发详解是一本详细介绍ARM系统从硬件配置,到软件的初步开发的详细过程,是学习ARM的很好的一本书。

    标签: ARM 应用系统 详细介绍

    上传时间: 2013-12-29

    上传用户:waizhang