虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 除法器的设计本文所采用的除法原理是:对于八位无符号被除数A

除法器的设计本文所采用的除法原理是:对于八位无符号被除数A

  • 资源大小:5 K
  • 上传时间: 2017-07-19
  • 上传用户:GUAIGUAICHENGTI
  • 资源积分:2 下载积分
  • 标      签: 除法器 除法 符号

资 源 简 介

除法器的设计本文所采用的除法原理是:对于八位无符号被除数A,先对A转换成高八位是0低八位是A的数C,在时钟脉冲的每个上升沿C 向左移动一位,最后一位补零,同时判断C的高八位是否大于除数B,如是则C的高八位减去B,同时进行移位操作,将C的第二位置1。否则,继续移位操作。经过八个周期后,所得到的C的高八位为余数,第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。

相 关 资 源