7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
资源简介：7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPG...
上传时间： 2014-01-26
上传用户：1427796291
资源简介：7段数码显示译码器设计，包裹程序设计，实验目的，内容，图像。
上传时间： 2013-12-18
上传用户：cuibaigao
资源简介：学习7段数码显示译码器设计、多层次设计方法、和总线数据输入方式的仿真。
上传时间： 2014-01-25
上传用户：nairui21
资源简介：电子工程(报告) >> [数字电子课程设计] 七段数码显示译码器设计[数字电子课程设计] 七段数码显示译码器设计 购买...(1)学习7数码显示译码器设计 (2)学习VHDL的多层次设计方法。 二、设计任务及要求: (1)实验内容1:说明程序1的...
上传时间： 2013-12-24
上传用户：sclyutian
资源简介：1.学习7段数码显示译码器设计。 2.进一步熟悉VHDL设计技术,掌握CASE语句的使用。 3.掌握文本输入法的顶层设计方法。
上传时间： 2014-01-25
上传用户：duoshen1989
资源简介：七段数码显示译码器设计，通过按钮输入四位二进制数，数码管显示0到F的输出显示。
上传时间： 2014-12-20
上传用户：13188549192
资源简介：7段数码显示译码器图形设计.doc!!!需要的快下哦
上传时间： 2014-01-02
上传用户：ddddddos
资源简介：[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][1...
上传时间： 2014-09-06
上传用户：han_zh
资源简介：7段数码显示译码器
上传时间： 2015-02-27
上传用户：wangyi39
资源简介：7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实...
上传时间： 2014-01-07
上传用户：wff
资源简介：基于fpga和sopc的用VHDL语言编写的EDA7段数码显示译码器
上传时间： 2014-03-08
上传用户：bjgaofei
资源简介：基于fpga和sopc的用VHDL语言编写的EDA8段数码显示译码器
上传时间： 2013-11-27
上传用户：chfanjiang
资源简介：7段数码管译码器,用VHDL在FPGA2000上显示
上传时间： 2013-12-10
上传用户：kiklkook
资源简介：学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计； 2、掌握组合逻辑，时序逻辑以及用例化语句实现顶层模块的Verilog设计方法； 3、熟悉QuartusⅡ的整个设计流程，仿真方法，引脚锁定，下载及测试方法。
上传时间： 2019-05-30
上传用户：Lily_liu
资源简介：FPGA基本实验，FPGA七段数码管显示译码器,实验代码及实验过程，结果
上传时间： 2018-05-12
上传用户：Sparer
资源简介：七段显示译码器（功能：将思维二进制数译成七段输出信号，驱动数码管显示）
上传时间： 2016-07-29
上传用户：小鹏
资源简介：卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设...
上传时间： 2013-06-23
上传用户：myworkpost
资源简介：3-8译码器和8-3BCD七段显示译码器
上传时间： 2013-12-23
上传用户：xhz1993
资源简介：1.七段数码管译码器 2.4人表决器 3.4进制加减法计数器~具有进位和借位功能
上传时间： 2013-12-20
上传用户：ecooo
资源简介：·卷积编码及基于DSP的Viterbi译码器设计
上传时间： 2013-04-24
上传用户：Jason1990
资源简介：信道编码线性分组码hamming码的编码器译码器设计与仿真实现。
上传时间： 2015-06-11
上传用户：古谷仁美
资源简介：基于PLD的RS码编译码器设计，用VHDL语言编写，编译通过，测试结果正确。
上传时间： 2016-01-16
上传用户：13188549192
资源简介：MASK译码器设计代码MASK调制方式是采用多电平基带信号对一个高频载波进行平衡调制，得到多种幅度的高频已调波。它在频谱上是载波抑制的双边带信号，单侧边带的带宽等于基带信号本身的带宽，所以整个已调波带宽是基带信号带宽的二倍。 《通信原理》的课程设计
上传时间： 2014-01-22
上传用户：huangld
资源简介：赫夫曼编/译码器设计 初始化 编码 译码
上传时间： 2013-12-08
上传用户：haohaoxuexi
资源简介：ds1302万年历16个数码管4—16译码器驱动动态扫描数码管
上传时间： 2013-12-01
上传用户：ynzfm
资源简介：3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
上传时间： 2017-08-13
上传用户：Thuan
资源简介：适用异步收发器设计的vhdl语言,是学习UART知识的好例程
上传时间： 2014-08-28
上传用户：lwwhust
资源简介：reed-solomon译码器。共有7个文件，分别为译码器的7个模块。
上传时间： 2016-09-24
上传用户：731140412
资源简介：工装设计
上传时间： 2013-04-15
上传用户：eeworm
资源简介：作为性能优异的纠错编码，Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准，该标准把Turbo码是作为前向纠错体制，但Turbo码的译码算法比较复杂并且需要多次迭代，这造成Turbo码译码延时大，译码速度慢...
上传时间： 2013-05-31
上传用户：huyiming139
