现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
资源简介：现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越...
上传时间： 2013-06-09
上传用户：yd19890720
资源简介：介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最...
上传时间： 2017-08-18
上传用户：love_stanford
资源简介：比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。
上传时间： 2013-12-23
上传用户：362279997
资源简介：智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信
上传时间： 2014-01-07
上传用户：weiwolkt
资源简介：基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !
上传时间： 2015-12-18
上传用户：hgy9473
资源简介：智能 全数字锁相环的设计
上传时间： 2013-12-14
上传用户：498732662
资源简介：该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-04-30
上传用户：hbsun
资源简介：该程序实现的功能是数字锁相环的设计。源代码可以直接进行仿真试验◎
上传时间： 2016-08-11
上传用户：璇珠官人
资源简介：使用VHDL语言进行数字锁相环的设计，pdf格式，可以打开
上传时间： 2014-10-31
上传用户：努力努力再努力
资源简介：使用VHDL语言进行的数字锁相环的设计，里面有相关的文件，可以使用MUX+PLUS打开
上传时间： 2014-06-28
上传用户：lanhuaying
资源简介：锁相技术相关专辑 38册 209M软件锁相环的设计与应用.pdf
上传时间： 2014-05-05
上传用户：时代将军
资源简介：该文档为软件锁相环的设计与仿真讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-04-12
上传用户：XuVshu
资源简介：该文档为软件锁相环的设计与应用总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-04-27
上传用户：slq1234567890
资源简介：随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一...
上传时间： 2013-06-08
上传用户：mosliu
资源简介：FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性...
上传时间： 2013-04-24
上传用户：变形金刚
资源简介：书籍频综和锁相环的Matlab源代码，对频综和锁相环的设计很有帮助；
上传时间： 2013-12-16
上传用户：playboys0
资源简介：用verilog语言编写的全数字锁相环的源代码,基于FPGA平台
上传时间： 2015-06-13
上传用户：wanqunsheng
资源简介：数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明...
上传时间： 2013-11-15
上传用户：yjj631
资源简介：本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并 给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。
上传时间： 2014-01-10
上传用户：asddsd
资源简介：数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明...
上传时间： 2013-10-21
上传用户：emhx1990
资源简介：技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值
上传时间： 2015-08-20
上传用户：silenthink
资源简介：介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。
上传时间： 2016-08-12
上传用户：xiaoyunyun
资源简介：一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计
上传时间： 2014-02-10
上传用户：xwd2010
资源简介：该文档为基于FPGA的数字锁相环的研究与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-04-26
上传用户：wwa875
资源简介：采用用verilog语言编写的全数字锁相环的源代码，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
上传时间： 2022-05-21
上传用户：yiyewumian
资源简介：关于数字锁相环的一点东西,可以下来看看\r\n
上传时间： 2013-08-26
上传用户：7891
资源简介：关于数字锁相环的使用，结合FM,AM的使用来说明
上传时间： 2013-12-29
上传用户：虫虫虫虫虫虫
资源简介：一篇关于数字锁相环的很好的文章，费了很大力气才搞到的
上传时间： 2013-12-29
上传用户：zhangyi99104144
资源简介：介绍了一宽带的数字锁相环的实现方法，欢迎大家踊跃下载
上传时间： 2015-11-24
上传用户：咔乐坞
资源简介：数字锁相环的源代码。用硬件编程语言VHDL编写。
上传时间： 2014-01-01
上传用户：jackgao
